Đề ôn tập cuối kỳ môn Thiết kế luận lý 1
Câu 1: Xác định biểu thức đại số Boole tối giản nhất dạng tổng các tích của bìa Karnaugh sau:
Câu 2: Chọn bảng sự thật đúng cho sơ đồ mạch điện sau đây (NC = no change):
Câu 5: Xác định tín hiệu bị xung gai của mạch đếm:
A. Tín hiệu A B. Tín hiệu B C. Tín hiệu C D. Tất cả đều sai
Câu 6: Giả sử ban đầu DCBA = 0011. Xác định chuỗi trạng thái của bộ đếm:
A. 0011, 0100, 0101, 0110, 0111, 1000, 1001 và quay lại 0110
B. 0011, 0100, 0101, 0110, 0111, và quay lại 0110
C. 0011, 0010, 0001, 0000, 1001, 1000, 0111, 0110 và quay lại 1001
D. 0011, 0010, 1001, 1000 và quay lại 1001
Câu 2: Chọn bảng sự thật đúng cho sơ đồ mạch điện sau đây (NC = no change):
Câu 5: Xác định tín hiệu bị xung gai của mạch đếm:
A. Tín hiệu A B. Tín hiệu B C. Tín hiệu C D. Tất cả đều sai
Câu 6: Giả sử ban đầu DCBA = 0011. Xác định chuỗi trạng thái của bộ đếm:
A. 0011, 0100, 0101, 0110, 0111, 1000, 1001 và quay lại 0110
B. 0011, 0100, 0101, 0110, 0111, và quay lại 0110
C. 0011, 0010, 0001, 0000, 1001, 1000, 0111, 0110 và quay lại 1001
D. 0011, 0010, 1001, 1000 và quay lại 1001
Bạn đang xem tài liệu "Đề ôn tập cuối kỳ môn Thiết kế luận lý 1", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.
File đính kèm:
- de_on_tap_cuoi_ky_mon_thiet_ke_luan_ly_1.pdf
Nội dung text: Đề ôn tập cuối kỳ môn Thiết kế luận lý 1
- TR ƯỜNG ĐẠI H ỌC BÁCH KHOA TP.HCM ĐỀ ÔN T ẬP CU ỐI K Ỳ Khoa Khoa H ọc và K ỹ Thu ật Máy Tính MÔN: Thi ết k ế lu ận lý 1 oOo Th ời gian: 90 phút (32 câu tr ắc nghi ệm) Họ và tên: MSSV: Được phép s ử d ụng tài li ệu Câu 1: Xác định bi ểu th ức đại s ố Boole tối gi ản nh ất d ạng t ổng các tích c ủa bìa Karnaugh sau: C’D’ C’D CD CD’ A’B’ 1 1 1 A’B 1 1 1 AB x 1 AB’ x 1 A. A’BD + A’C + A’B’D’ + BCD’ + B’CD B. A’C + A’B’D’ + AB’D + BCD’ C. A’B’D’ + ABD’ + AB’D + A’BD + A’C D. Tất c ả đều sai Câu 2: Ch ọn b ảng s ự th ật đúng cho s ơ đồ m ạch điện sau đây (NC = no change): SET Q CLK CLR SET CLR CLK Q SET CLR CLK Q 0 0 ↓ NC 0 0 ↑ Invalid 0 1 ↓ 1 0 1 ↑ 0 1 0 ↓ 0 1 0 ↑ 1 A. 1 1 ↓ Invalid B. 1 1 ↑ NC SET CLR CLK Q SET CLR CLK Q 0 0 ↓ Invalid 0 0 ↑ NC 0 1 ↓ 0 0 1 ↑ 1 1 0 ↓ 1 1 0 ↑ 0 C. 1 1 ↓ NC D. 1 1 ↑ Invalid Sơ đồ m ạch d ưới đây s ử d ụng cho các câu t ừ 3 đến 4. Cho t ần s ố tín hi ệu CLK = 50 KHz 5V 5V U1 U2 74LS193 74LS193 CPU CPU CLK CPD CPD PL TCU PL TCU MR TCD MR TCD D3 Q3 D3 Q3 D2 Q2 D2 Q2 D1 Q1 D1 Q1 D0 Q0 D0 Q0 Email: huynguyen@cse.hcmut.edu.vn Trang 1/6
- C. 1110, 1101, 1100, 1011, 1010, 1001, 1000 và quay l ại 1010 D. 1110, 1010, 1011, 1100, 1101 và quay l ại 1110 Câu 9: Gi ả s ử ban đầu DCBA = 0101. Xác định giá tr ị c ủa b ộ đếm sau 10 chu k ỳ clock ti ếp theo: A. 1010 B. 1001 C. 1000 D. Tất c ả đều sai Câu 10: Cho Flip-Flop v ới các thông s ố v ề th ời gian nh ư sau: thold = 8 ns và tsetup = 15 ns . Th ời gian tín hi ệu ổn định t ối thi ểu tr ước khi có tích c ực clock là bao nhiêu để Flip-Flop v ẫn ho ạt động đúng? A. 7 ns B. 15 ns C. 8 ns D. 23 ns Câu 11: Ch ọn s ơ đồ m ạch có nguyên lý ho ạt động t ươ ng ứng v ới b ảng s ự th ật d ưới đây: SET CLR CLK Q 0 0 ↑ Invalid 0 1 ↑ 1 1 0 ↑ 0 1 1 ↑ NC SET SET Q Q CLK CLK CLR CLR A. B. SET Q CLK CLR C. D. Tất c ả đều sai Câu 12: Xác định bi ểu th ức t ối gi ản nh ất d ạng t ổng các tích c ủa hàm s ố Boole sau: F(A, B,C, D) = ∑(0,2,3,4,5,6,7,8,10,11,13,14) A. A’C + A’B + B’D’ + BC’D + AB’C B. BC’D + B’D’ + A’B + CD’ + B’C C. A’D’ + A’C + CD’ + B’C + B’D’ + BC’D D. B’D’ + A’D’ + BC’D + A’C + B’C Sơ đồ m ạch d ưới đây s ử d ụng cho các câu t ừ 13 đến 16 5V 5V 5V 5V Các chân J, K c ủa 4 S A S B S C S D J Q J Q J Q J Q đề đượ ố CLK CP _ CP _ CP _ CP _ Flip-Flop u c n i K Q K Q K Q K Q lên ngu ồn ( mức 1 ) R R R R Câu 13: Ch ọn phát bi ểu đúng v ề s ơ đồ m ạch đếm v ới ngõ xu ất DCBA : A. Mạch đếm lên b ất đồng b ộ MOD-12 B. Mạch đếm lên b ất đồng b ộ MOD-11 C. Mạch đếm xu ống b ất đồng b ộ MOD-9 D. Mạch đếm xu ống b ất đồng b ộ MOD-13 Câu 14: Tần s ố c ủa ngõ xu ất C b ằng bao nhiêu l ần t ần s ố c ủa tín hi ệu xung CLK: 1 1 1 1 A. /8 B. /12 C. /11 D. /13 Email: huynguyen@cse.hcmut.edu.vn Trang 3/6
- Câu 23: Gi ả s ử ban đầu CBA = 111. Xác định chu ỗi tr ạng thái c ủa b ộ đếm: Các chân S, R c ủa 3 Flip- Flop đều được n ối xu ống đấ S ABCS S t ( mức 0 ) J Q J Q J Q CP _ CP _ CP _ 1 K Q 1 K Q K Q R R R CLK A. 111, 000, 010, 100, 110 và quay l ại 000 B. 111, 010, 110, 011, 101 và quay l ại 010 C. 111, 000, 010, 101, 110 và quay l ại 000 D. 111, 001, 011, 101, 111 và quay l ại 001 Câu 24: Một m ạch t ổ h ợp có 4 ngõ nh ập A, B, C, D và m ột ngõ xu ất X. Ngõ xu ất X = 1 khi và ch ỉ khi dãy bit DCBA t ồn t ại 2 bit 1 liên ti ếp. Bi ểu th ức đại s ố Boole d ạng tích các t ổng cho ngõ xu ất c ủa mạch là: A. (D’ + B’)(C + A’)(C + B) B. DC + BA + CB C. (D + B)(C + A)(C + B) D. A và B đều đúng Sơ đồ m ạch d ưới đây s ử d ụng cho các câu t ừ 25 đến 26 5V 74LS193 CLK CPU CPD PL TCU MR TCD D3 Q3 D2 Q2 D1 Q1 D0 Q0 Câu 25: Ch ọn phát bi ểu đúng v ề s ơ đồ m ạch đếm (ngõ xu ất Q 3Q2Q1Q0): A. Mạch đếm lên b ất đồng b ộ MOD-10 B. Mạch đếm lên đồng b ộ MOD-9 C. Mạch đếm lên b ất đồng b ộ MOD-11 D. Mạch đếm lên đồng b ộ MOD-12 Câu 26: Xác định Duty cycle ( mức 1 ) c ủa ngõ xu ất TCU: A. 10% B. 50% C. 90% D. Tất c ả đều sai Câu 27: Ch ọn câu đúng trong các đẳng th ức sau : (t ất c ả đều sai) A. A’B’ + B’C + CA = AB + BC’ + C’A’ B. A + A’BC = (A + B)(A’ + C) C. A’B + B’C’ + AB’ + B’C = 1 D. B’ + A’C + AB = A + B + C Sơ đồ m ạch d ưới đây s ử d ụng cho các câu t ừ 28 đến 32. Cho t ần s ố tín hi ệu CLK = 50 KHz U1 U2 74LS293 74LS293 MR1 Q3 MR1 Q3 OUTPUT MR2 Q2 MR2 Q2 CLK CP0 Q1 CP0 Q1 CP1 Q0 CP1 Q0 Email: huynguyen@cse.hcmut.edu.vn Trang 5/6