Tóm tắt bài giảng Thiết kế hệ thống số Verilog - Phần 6 - Nguyễn Trọng Hải

Nội dung text: Tóm tắt bài giảng Thiết kế hệ thống số Verilog - Phần 6 - Nguyễn Trọng Hải

1. Tóm tắt bài giảng TK Hệ Thống Số Phần Verilog tồn tại bằng việc sử dụng ngoài những nhánh mặc định. Chú ý rằng chốt sẽ được tạo ra nếu một biến không được gán cho các điều kiện nhánh có thể tồn tại. Để hoàn thiện mã có thể đọc được, dùng lệnh case để tạo mẫu đa cộng lớn. III. Bộ cộng, trừ: Toán tử cộng trừ trong bộ cộng trừ mà có chiều rộng phụ thuộc vào chiều rộg của toán tử lớn hơn. IV. Bộ đệm 3 trạng thái: Bộ đệm ba trạng thái được suy ra nếu biến được gán theo điều kiện giá trị tổng trở cao Z dùng một trong các toán tử: if, case, V. Các linh kiện khác: Hầu hết các cổng logic được suy ra từ việc dùng những toán hạng tương ứng của chúng. Như một sự lựa chọn một cổng hoặc một thành phần có thể được giải thích rõ ràng bằng ví dụ cụ thể và sử dụng các cổng cơ sở (and, or, nor, inv ) miễn là bằng ngôn ngữ Verilog. GV: Nguyễn Trọng Hải Trang 30
2. Tóm tắt bài giảng TK Hệ Thống Số Phần Verilog b. Mô phỏng 2. Ví dụ 2: a. Chương trình cộng hai biến bốn bit module adder (sum_out, carry_out, carry_in, ina, inb); output [3:0]sum_out; input [3:0]ina, inb; output carry_out; input carry_in; wire carry_out, carry_in; wire[3:0] sum_out, ina, inb; assign { carry_out, sum_out } = ina + inb + carry_in; Endmodule GV: Nguyễn Trọng Hải Trang 32
3. Tóm tắt bài giảng TK Hệ Thống Số Phần Verilog endcase end else y<= 4'b0000; end endmodule b. Mô phỏng 4. Ví dụ 4: a. Bộ dồn kênh 2 sang 1 module mux12(w0, w1, s, y); input w0, w1; input s; output y; wire w0, w1, s; reg y; GV: Nguyễn Trọng Hải Trang 34