›
›

Bài giảng Thiết kế luận lí 1 - Chương 6: Bộ đếm và thanh ghi - Nguyễn Quang Huy

Bộ đếm bất đồng bộ
• Bất đồng bộ (Asynchronous – Ripple)
– Xung CLK chỉ được cấp cho FF A
– Ngõ xuất FF đóng vai trò xung CLK cho FF B, tương tự
cho các FF còn lại
– Các ngõ xuất DCBA biểu diễn cho số nhị phân 4 bit với D
là bit trọng số cao nhất (MSB)
– Tồn tại thời gian trễ (delay) giữa các đáp ứng của các FF
trong bộ đếm 
pdf 56 trang thamphan 29/12/2022 2760
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Thiết kế luận lí 1 - Chương 6: Bộ đếm và thanh ghi - Nguyễn Quang Huy", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbai_giang_thiet_ke_luan_li_1_chuong_6_bo_dem_va_thanh_ghi_ng.pdf

Nội dung text: Bài giảng Thiết kế luận lí 1 - Chương 6: Bộ đếm và thanh ghi - Nguyễn Quang Huy

  1. dce 2011 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính Biên soạn tài liệu: BK TP.HCM Phạm Tường Hải Phan Đình Thế Duy Nguyễn Trần Hữu Nguyên Nguyễn Quang Huy
  2. dce 2011 Bộ đếm và thanh ghi BK TP.HCM
  3. dce 2011 Giới thiệu (2) • Bộđếmsử dụng Flip- Flop (FF) – BộđếmNbitÆ sử dụng N – FF – Mạch đếmcơ bản 6/2/2011 Thiết kế luận lý 1 ©2011, CE 5
  4. dce 2011 Bộ đếm bất đồng bộ • Bộđếmbất đồng bộ 4-bit 6/2/2011 Thiết kế luận lý 1 ©2011, CE 7
  5. dce 2011 Chia tần số (Frequency Division) • Ngõ xuấtcủamỗiFFcótầnsố bằng ½ tầnsố củatín hiệutại chân CLK củaFF • Ngõ xuấtcủa FF thứ 2 có tầnsố bằng ¼ tầnsố của tín hiệu xung CLK • Sử dụng N-FF có thể tạo ngõ xuấtvớitầnsố bằng 1/2N tầnsố CLK ngõ nhập 6/2/2011 Thiết kế luận lý 1 ©2011, CE 9
  6. dce 2011 Bộ đếm với MOD number < 2N • Bộđếmbất đồng bộ cơ bảnN-FFđượcgiớihạn đến MOD number = 2N (MOD number lớnnhấtcóthểđạt đượcvới N-FF) • Bộđếmcơ bảnvới MOD number < 2N:bộđếmbỏ qua mộtsố trạng thái trong chuỗi đếm thông thường • Ví dụ Cổng NAND làm thay đổi trình tự chuỗi đếm 6/2/2011 Thiết kế luận lý 1 ©2011, CE 11
  7. dce 2011 Bộ đếm với MOD number < 2N Spike (glitch) Ngõ xuất cổng NAND xuống 0 Æ Xoá bộ đếm về trạng thái 000 000 001 010 011 100 101 000 Æ MOD-6 6/2/2011 Thiết kế luận lý 1 ©2011, CE 13
  8. dce 2011 Bộ đếm với MOD number < 2N • MOD number = ? • Tầnsố tại ngõ xuấtD=? 6/2/2011 Thiết kế luận lý 1 ©2011, CE 15
  9. dce 2011 Bộ đếm Mười – bộ đếm BCD • BộđếmMười (Decade): gồm10trạng thái phân biệt hay bộđếm MOD-10 (không quan tâm đếnthứ tự) • Bộđếm BCD: bộđếm đếmtừ 0000 Æ 1001 • Ứng dụng bộđếm MOD-10: chia tầnsố cho 10 6/2/2011 Thiết kế luận lý 1 ©2011, CE 17
  10. dce 2011 Bộ đếm xuống bất đồng bộ 6/2/2011 Thiết kế luận lý 1 ©2011, CE 19
  11. dce 2011 IC đếm bất đồng bộ 6/2/2011 Thiết kế luận lý 1 ©2011, CE 21
  12. dce 2011 IC đếm bất đồng bộ • Bộđếm MOD-10 6/2/2011 Thiết kế luận lý 1 ©2011, CE 23
  13. dce 2011 IC đếm bất đồng bộ • Bộđếm MOD-60 6/2/2011 Thiết kế luận lý 1 ©2011, CE 25
  14. dce 2011 Hạn chế của bộ đếm Ripple 6/2/2011 Thiết kế luận lý 1 ©2011, CE 27
  15. dce 2011 Hạn chế của bộ đếm Ripple 6/2/2011 Thiết kế luận lý 1 ©2011, CE 29
  16. dce 2011 Bộ đếm đồng bộ (song song) 6/2/2011 Thiết kế luận lý 1 ©2011, CE 31
  17. dce 2011 Bộ đếm đồng bộ (song song) • Ưu điểmcủabộđếm đồng bộ – Ngõ xuấtcủacácFFthayđổitrạng thái cùng lúc, đồng bộ vớicáccạnh xuống (NGT) của xung clock ngõ nhập – Trễ lan truyền không bị tích luỹ qua các FF – Tổng thờigianđáp ứng bằng thờigianđể 1 FF chuyển trạng thái cộng vớithờigianđể các mứcluậnlýmớilan truyền qua 1 cổng AND để đến ngõ nhậpJ,K Tổng thờigiantrễ = tpd (FF) + tpd (AND) • IC đếm đồng bộ – 74LS160/162: bộđếm đồng bộ MOD-10 – 74LS161/163: bộđếm đồng bộ MOD-16 6/2/2011 Thiết kế luận lý 1 ©2011, CE 33
  18. dce 2011 Bộ đếm lên/xuống đồng bộ 6/2/2011 Thiết kế luận lý 1 ©2011, CE 35
  19. dce 2011 Bộ đếm với khả năng Preset • Hoạt động Preset – Bộđếmcóthểđượcthiếtlậpvề bấtkỳ trạng thái ban đầu nào theo mong muốn – Có thể là đồng bộ hoặcbất đồng bộ vớixungclock,hoạt động này còn gọilànạp song song (parallel loading)cho bộđếm – Các chân ngõ nhậpbất đồng bộ PRESET & CLEAR của FF được dùng cho hoạt động Preset bất đồng bộ • Nạptrạng thái mong muốnchobộđếm 1. Thiếtlậptrạng thái đếm mong muốntại các chân ngõ nhập song song P2, P1 và P0 2. Tạomột xung mức0(LOW)tại chân ngõ nhập PARALLEL LOAD (PL) 6/2/2011 Thiết kế luận lý 1 ©2011, CE 37
  20. dce 2011 IC 74LS193/HC193 • Chứcnăng – Bộđếm lên/xuống đồng bộ MOD-16 – Hỗ trợ chứcnăng Preset bất đồng bộ và Master reset bất đồng bộ • Mô tả chứcnăng các chân – Xung clock ngõ nhậpCPU and CPD – tích cực cạnh lên • Đếm lên: CPD ở mức 1 (HIGH) • Đếmxuống: CPU ở mức 1 (HIGH) – Master Reset (MR): tích cực mức1(HIGH) và reset trạng thái bộđếmvề 0000 (ưutiêncaonhất) – Các ngõ nhập Preset: P3 Æ P0, các ngõ xuất: Q3 Æ Q0 – Các ngõ xuất Terminal Count (TC): sử dụng khi kếtnối2 hoặc nhiềuhơncácICđể thành bộđếmvớiMODlớnhơn 6/2/2011 Thiết kế luận lý 1 ©2011, CE 39
  21. dce 2011 IC 74LS193/HC193 Cấu tạo ngõ xuất TCU và TCD của 74ALS193 6/2/2011 Thiết kế luận lý 1 ©2011, CE 41
  22. dce 2011 IC 74LS193/HC193 – Ví dụ 6/2/2011 Thiết kế luận lý 1 ©2011, CE 43
  23. dce 2011 Bộ đếm đa trạng thái với 74193 6/2/2011 Thiết kế luận lý 1 ©2011, CE 45
  24. dce 2011 Thiết kế bộ đếm đồng bộ 1. Xác định số FF cần thiết(số bit củabộđếm) và trình tựđếm theo yêu cầu 6/2/2011 Thiết kế luận lý 1 ©2011, CE 47
  25. dce 2011 Thiết kế bộ đếm đồng bộ 3. Sử dụng bảng trạng thái để lập bảng liệt kê các trạng thái hiện tại (PRESENT) và các trạng thái kế tiếp (NEXT) tương ứng 6/2/2011 Thiết kế luận lý 1 ©2011, CE 49
  26. dce 2011 Thiết kế bộ đếm đồng bộ 5. Thiếtkế các mạch luậnlývới ngõ xuấtthoả mãn các mứcluậnlýcầnthiếtcủa các ngõ nhậpJ&K Sử dụng bìa Karnaugh 6/2/2011 Thiết kế luận lý 1 ©2011, CE 51
  27. dce 2011 Thiết kế bộ đếm đồng bộ • Tính JB, tính KB 6/2/2011 Thiết kế luận lý 1 ©2011, CE 53
  28. dce 2011 Thiết kế bộ đếm đồng bộ 6. Hiệnthựcmạch 6/2/2011 Thiết kế luận lý 1 ©2011, CE 55