Bài giảng Nhập môn Mạch số - Chương 6 - Phần 1: Mạch tuần tự: Chốt và Flip-flop (Sequential circuit: Latches and Flip-flop) - Nguyễn Thanh Sang

Tổng quan
Các hệ thống Số ngày nay đều gồm có hai thành phần:
mạch tổ hợp (chương 5) để thực hiện các chức năng
logic và các thành phần có tính chất nhớ (memory
element) để lưu giữ các trạng thái trong mạch.
Chương này sẽ học về:
- Các thành phần có tính chất nhớ (Chốt, Flip-flop,
thanh ghi,…)
- Kết hợp các thành phần tổ hợp và thành phần tính
chất nhớ để tạo nên các mạch tuần tự

33 trang thamphan 29/12/2022 980

Download

Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Nhập môn Mạch số - Chương 6 - Phần 1: Mạch tuần tự: Chốt và Flip-flop (Sequential circuit: Latches and Flip-flop) - Nguyễn Thanh Sang", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

bai_giang_nhap_mon_mach_so_chuong_6_phan_1_mach_tuan_tu_chot.pdf

Nội dung text: Bài giảng Nhập môn Mạch số - Chương 6 - Phần 1: Mạch tuần tự: Chốt và Flip-flop (Sequential circuit: Latches and Flip-flop) - Nguyễn Thanh Sang

NHẬP MÔN MẠCH SỐ CHƯƠNG 6 – PHẦN 1 Mạch tuần tự: Chốt và Flip-flop (Sequential circuit: Latches and Flip-flop) 1
Phân biệt mạch tổ hợp và tuần tự MẠCH TỔ HỢP Mạch tổ hợp - Ngõ ra sẽ thay đổi inputs : : : : outputs lập tức khi ngõ vào thay đổi MẠCH TUẦN TỰ Mạch tổ hợp - Ngõ ra sẽ thay đổi inputs : : : : outputs phụ thuộc vào ngõ vào và trạng Memory thái trước đó. - Mạch có tính chất nhớ 3
1. Chốt S-R (Set-Reset latch) 5
Chốt S-R dùng cổng NOR (tt) Bảng sự thật Mạch logic Ngõ vào thông thường S và R chuyển từ mức 1 xuống mức 0 đồng thời không xác định ngõ ra 7
Chốt S-R với ngõ vào cho phép Bảng sự thật Mạch logic Ký hiệu 9
2. Chốt D (Data latch) 11
Chốt D (tt) Bảng sự thật Hoạt động của chốt D 13
Flip-flop D(FF-D) kích cạnh lên (Positive-edge-triggered D flip-flop) Bảng sự thật Mạch logic - Một FF-D kích cạnh lên bao gồm một cặp chốt D kết nối sao cho dữ liệu truyền từ ngõ vào D đến ngõ ra Q mỗi khi có cạnh lên của xung Clock (CLK) - Chốt D đầu tiên gọi là Chủ (master), hoạt động tại mức 0 của ngõ vào xung CLK Ký hiệu - Chốt D thứ hai gọi là Tớ (slave), hoạt động tại mức 1 của ngõ vào xung CLK 15
FF-D kích cạnh xuống (Negative-edge-triggered D flip-flop) Bảng sự thật Mạch logic - Một FF-D kích cạnh xuống thiết kế giống với FF-D kích cạnh lên, nhưng đảo ngõ vào xung Clock của 2 chốt D Ký hiệu 17
FF-D với ngõ vào bất đồng bộ (D-FF with asynchronous inputs) Bảng sự thật Mạch logic • Các ngõ vào bất đồng bộ (Asynchronous inputs) thường được sử dụng để ép ngõ ra Q của FF-D đến một giá trị mong muốn mà không phụ thuộc ngõ vào D và xung CLK • Những ngõ vào này thường ký hiệu PR (preset) và CLR (clear) • PR và CLR thường được dùng để khởi tạo giá trị ban đầu cho các FF hoặc phục vụ cho mục đích kiểm tra hoạt động của Ký hiệu mạch. 19
Flip-flop T(FF-T) - Ngõ ra Q hoặc QN của FF-T sẽ đảo trạng thái mỗi khi có cạnh lên của xung T - Ngõ ra Q có tần số bằng ½ tần số của ngõ vào T FF-T thường được sử dụng trong các bộ đếm Ký hiệu hoặc bộ chia tần số Hoạt động của FF-T tích cực cạnh lên của T FF-T được thiết kế từ FF-D 21
FF-T với ngõ vào điều khiển và xung Clock - Flip-flop thay đổi trạng thái tại cạnh lên của xung Clock (CLK) chỉ khi ngõ vào EN và T tích cực. Ký hiệu Bảng sự thật Hoạt động của FF-T tích cực cạnh lên của xung Clock 23
FF-S_R kích cạnh lên (Positive-edge-triggered S_R flip-flop ) Ký hiệu FF-S_R kích cạnh lên được thiết kế từ FF-D kích cạnh lên Bảng sự thật Hoạt động của FF-S_R kích cạnh lên 25
FF-J_K kích cạnh lên (Edge-triggered J_K flip-flop) Bảng sự thật FF-J_K kích cạnh lên được thiết kế từ FF-D kích cạnh lên Ký hiệu Hoạt động của FF-J_K kích cạnh lên 27
7. Flip-Flop Scan 29
FF-Scan (tt) Một chuỗi 4 FFs hoạt động trong chế độ Scan - Một tính năng quan trọng của các FF được chế tạo ở mức ASIC là khả năng Scan (khả năng kiểm tra) Các ngõ vào phụ TI, TE, TO được kết nối đến các FF theo một chuỗi Scan để phục vụ cho mục đích kiểm tra 31
Thảo luận? 33