Bài giảng Điện tử số - Chương 3: Cổng logic - Nguyễn Trung Lập

Cổng logic là tên gọi chung của các mạch điện tử có chức năng thực hiện các hàm
logic. Cổng logic có thể được chế tạo bằng các công nghệ khác nhau (Lưỡng cực, MOS), có
thể được tổ hợp bằng các linh kiện rời nhưng thường được chế tạo bởi công nghệ tích hợp IC
(Integrated circuit).
Chương này giới thiệu các loại cổng cơ bản, các họ IC số, các tính năng kỹ thuật và sự
giao tiếp giữa chúng 
pdf 23 trang thamphan 29/12/2022 1940
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Điện tử số - Chương 3: Cổng logic - Nguyễn Trung Lập", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbai_giang_dien_tu_so_chuong_3_cong_logic.pdf

Nội dung text: Bài giảng Điện tử số - Chương 3: Cổng logic - Nguyễn Trung Lập

  1. ___Chương 3 Cổng logic III - 1  CHƯƠNG 3 CỔNG LOGIC ™ CÁC KHÁI NIỆM LIÊN QUAN ™ CỔNG LOGIC CƠ BẢN ™ THÔNG SỐ KỸ THUẬT ™ Họ TTL — Cổng cơ bản — Các kiểu ngã ra ™ Họ MOS — NMOS — CMOS ™ GIAO TIẾP GIỮA CÁC HỌ IC SỐ — TTL thúc CMOS — CMOS thúc TTL Cổng logic là tên gọi chung của các mạch điện tử có chức năng thực hiện các hàm logic. Cổng logic có thể được chế tạo bằng các công nghệ khác nhau (Lưỡng cực, MOS), có thể được tổ hợp bằng các linh kiện rời nhưng thường được chế tạo bởi công nghệ tích hợp IC (Integrated circuit). Chương này giới thiệu các loại cổng cơ bản, các họ IC số, các tính năng kỹ thuật và sự giao tiếp giữa chúng. 3.1 CÁC KHÁI NIỆM LIÊN QUAN 3.1.1 Tín hiệu tương tự và tín hiệu số Tín hiệu tương tự là tín hiệu có biên độ biến thiên liên tục theo thời gian. Nó thường do các hiện tượng tự nhiên sinh ra. Thí dụ, tín hiệu đặc trưng cho tiếng nói là tổng hợp của các tín hiệu hình sin trong dải tần số thấp với các họa tần khác nhau. Tín hiệu số là tín hiệu có dạng xung, gián đoạn về thời gian và biên độ chỉ có 2 mức rõ rệt: mức cao và mức thấp. Tín hiệu số chỉ được phát sinh bởi những mạch điện thích hợp. Để có tín hiệu số người ta phải số hóa tín hiệu tương tự bằng các mạch biến đổi tương tự sang số (ADC) 3.1.2 Mạch tương tự và mạch số Mạch điện tử xử lý các tín hiệu tương tự được gọi là mạch tương tự và mạch xử lý tín hiệu số được gọi là mạch số. Một cách tổng quát, mạch số có nhiều ưu điểm so với mạch tương tự: ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  2. ___Chương 3 Cổng logic III - 3 3.2.2 Cổng AND - Dùng thực hiện hàm AND 2 hay nhiều biến. - Cổng AND có số ngã vào tùy thuộc số biến và một ngã ra. Ngã ra của cổng là hàm AND của các biến ngã vào. - Ký hiệu cổng AND 2 ngã vào cho 2 biến (H 3.3a) (a) (H 3.3) (b) A B Y=A.B A B Y=A.B 0 0 0 Hoặc x 0 0 0 1 0 x 1 A 1 0 0 1 1 1 - Nhận xét: - Ngã ra cổng AND chỉ ở mức cao khi tất cả ngã vào lên cao. - Khi có một ngã vào = 0, ngã ra = 0 bất chấp các ngã vào còn lại. - Khi có một ngã vào =1, ngã ra = AND của các ngã vào còn lại. Vậy với cổng AND 2 ngã vào ta có thể dùng 1 ngã vào làm ngã kiểm soát (H 3.3b), khi ngã kiểm soát = 1, cổng mở cho phép tín hiệu logic ở ngã vào còn lại qua cổng và khi ngã kiểm soát = 0, cổng đóng , ngã ra luôn bằng 0, bất chấp ngã vào còn lại. Với cổng AND có nhiều ngã vào hơn, khi có một ngã vào được đưa lên mức cao thì ngã ra bằng AND của các biến ở các ngã vào còn lại. Hình (H 3.4) là giản đồ thời gian của cổng AND hai ngã vào. Trên giản đồ, ngã ra Y chỉ lên mức 1 khi cả A và B đều ở mức 1. (H 3.4) 3.2.3 Cổng OR - Dùng để thực hiện hàm OR 2 hay nhiều biến. - Cổng OR có số ngã vào tùy thuộc số biến và một ngã ra. - Ký hiệu cổng OR 2 ngã vào ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  3. ___Chương 3 Cổng logic III - 5 (H 3.7) 3.2.6 Cổng NOR - Là kết hợp của cổng OR và cổng NOT, thực hiện hàm Y = A + B Ký hiệu của cổng NOR (Gồm cổng OR và NOT, nhưng cổng NOT thu gọn lại một vòng tròn) (H 3.8) Các bảng sự thật và các giản đồ thời gian của các cổng BUFFER, NAND, NOR, sinh viên có thể tự thực hiện lấy 3.2.7 Cổng EX-OR - Dùng để thực hiện hàm EX-OR. Y= A ⊕ B = AB + AB - Cổng EX-OR chỉ có 2 ngã vào và 1 ngã ra - Ký hiệu (H 3.9a) - Một tính chất rất quan trọng của cổng EX-OR: + Tương đương với một cổng đảo khi có một ngã vào nối lên mức cao, (H 3.9b) + Tương đương với một cổng đệm khi có một ngã vào nối xuống mức thấp, (H 3.9c) (a) (b) (c) (H 3.9) 3.2.8 Cổng EX-NOR - Là kết hợp của cổng EX-OR và cổng NOT - Cổng EX-NOR có 2 ngã vào và một ngã ra - Hàm logic ứng với cổng EX-NOR là Y= A ⊕ B = AB + A.B - Ký hiệu (H 3.10) - Các tính chất của cổng EX-NOR giống cổng EX-OR nhưng có ngã ra đảo lại. ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  4. ___Chương 3 Cổng logic III - 7 (H 3.13) 3.3 THÔNG SỐ KỸ THUẬT CỦA IC SỐ Để sử dụng IC số có hiệu quả, ngoài sơ đồ chân và bảng sự thật của chúng, ta nên biết qua một số thuật ngữ chỉ các thông số cho biết các đặc tính của IC. 3.3.1 Các đại lượng điện đặc trưng - VCC: Điện thế nguồn (power supply): khoảng điện thế cho phép cấp cho IC để hoạt động tốt. Thí dụ với IC số họ TTL, VCC=5±0,5 V , họ CMOS VDD=3-15V (Người ta thường dùng ký hiệu VDD và VSS để chỉ nguồn và mass của IC họ MOS) - VIH(min): Điện thế ngã vào mức cao (High level input voltage): Đây là điện thế ngã vào nhỏ nhất còn được xem là mức 1 - VIL(max): Điện thế ngã vào mức thấp (Low level input voltage): Điện thế ngã vào lớn nhất còn được xem là mức 0. - VOH(min): Điện thế ngã ra mức cao (High level output voltage): Điện thế nhỏ nhất của ngã ra khi ở mức cao. - VOL(max): Điện thế ngã ra mức thấp (Low level output voltage): Điện thế lớn nhất của ngã ra khi ở mức thấp. - IIH: Dòng điện ngã vào mức cao (High level input current): Dòng điện lớn nhất vào ngã vào IC khi ngã vào này ở mức cao. - IIL: Dòng điện ngã vào mức thấp (Low level input current) : Dòng điện ra khỏi ngã vào IC khi ngã vào này ở mức thấp - IOH: Dòng điện ngã ra mức cao (High level output current): Dòng điện lớn nhất ngã ra có thể cấp cho tải khi nó ở mức cao. - IOL: Dòng điện ngã ra mức thấp (Low level output current): Dòng điện lớn nhất ngã ra có thể nhận khi ở mức thấp. - ICCH,ICCL: Dòng điện chạy qua IC khi ngã ra lần lượt ở mức cao và thấp. Ngoài ra còn một số thông số khác được nêu ra dưới đây 3.3.2 Công suất tiêu tán (Power requirement) Mỗi IC khi hoạt động sẽ tiêu thụ một công suất từ nguồn cung cấp VCC (hay VDD). Công suất tiêu tán này xác định bởi điện thế nguồn và dòng điện qua IC. Do khi hoạt động dòng qua IC thường xuyên thay đổi giữa hai trạng thái cao và thấp nên công suất tiêu tán sẽ được tính từ dòng trung bình qua IC và công suất tính được là công suất tiêu tán trung bình PD (avg)= ICC (avg).VCC Trong đó ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  5. ___Chương 3 Cổng logic III - 9 3.3.6 Tính miễn nhiễu (noise immunity) Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi trạng thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động của mạch. Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do sự chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) của mức cao và thấp giữa ngã ra và ngã vào của các cổng (H 3.15). (H 3.15) Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >VIH(min) và là mức 0 khi VNH đều làm cho điện thế ngã vào rơi vào vùng bất định và mạch không nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >VNL sẽ đưa mạch vào trạng thái bất định. 3.3.7 Logic cấp dòng và logic nhận dòng Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi dòng điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic nhận dòng. (H 3.16a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở mức cao, nó cấp dòng IIH cho ngã vào của mạch logic 2, vai trò như một tải nối mass. Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2 (H 3.16b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở mức thấp, nó nhận dòng IIL từ ngã vào của mạch logic 2 xem như nối với nguồn VCC. ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  6. ___Chương 3 Cổng logic III - 11 (a) (b) (H 3.19) (H 3.20a&b) là ký hiệu các cổng Schmitt Trigger. (a) (b) (H 3.20) 3.4 HỌ TTL Trong quá trình phát triển của công nghệ chế tạo mạch số ta có các họ: RTL (Resistor- transistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor-Capacitor-transistor logic), DTL (Diod-transistor logic), ECL (Emitter- couple logic) v.v Đến bây giờ tồn tại hai họ có nhiều tính năng kỹ thuật cao như thời trễ truyền nhỏ, tiêu hao công suất ít, đó là họ TTL (transistor-transistor logic) dùng công nghệ chế tạo BJT và họ MOS (Công nghệ chế tạo MOS) Dưới đây, lần lượt khảo sát các cổng logic của hai họ TTL và MOS 3.4.1 Cổng cơ bản họ TTL Lấy cổng NAND 3 ngã vào làm thí dụ để thấy cấu tạo và vận hành của một cổng cơ bản (H 3.21) Khi một trong các ngã vào A, B, C xuống mức không T1 dẫn đưa đến T2 ngưng, T3 ngưng, ngã ra Y lên cao; khi cả 3 ngã vào lên cao, T1 ngưng, T2 dẫn, T3 dẫn, ngã ra Y xuống thấp. Đó chính là kết quả của cổng NAND. ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  7. ___Chương 3 Cổng logic III - 13 Điểm nối chung của các ngã ra có tác dụng như một cổng AND nên ta gọi là điểm AND (H 3.24) - Người ta cũng chế tạo các IC ngã ra có cực thu để hở cho phép điện trở kéo lên mắc vào nguồn điện thế cao, dùng cho các tải đặc biệt hoặc dùng tạo sự giao tiếp giữa họ TTL với CMOS dùng nguồn cao. Thí dụ IC 7406 là loại cổng đảo có ngã ra cực thu để hở có thể mắc lên nguồn 24 V (H 3.25) (H 3.24) (H 3.25) @ Ngã ra ba trạng thái (H 3.26) (H 3.27) Mạch (H 3.26) là một cổng đảo có ngã ra 3 trạng thái, trong đó T4 & T5 được mắc Darlington để cấp dòng ra lớn cho tải. Diod D nối vào ngã vào C để điều khiển. Hoạt động của mạch giải thích như sau: - Khi C=1, Diod D ngưng dẫn, mạch hoạt động như một cổng đảo - Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp ở mức thấp nên T3, T4 & T5 đều ngưng, ngã ra mạch ở trạng thái tổng trở cao. Ký hiệu của cổng đảo ngã ra 3 trạng thái, có ngã điều khiển C tác động mức cao và bảng sự thật cho ở (H 3.27) Cũng có các cổng đảo và cổng đệm 3 trạng thái với ngã điều khiển C tác động mức thấp mà SV có thể tự vẽ ký hiệu và bảng sự thật. (H 3.28) là một ứng dụng của cổng đệm có ngã ra 3 trạng thái: Mạch chọn dữ liệu ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  8. ___Chương 3 Cổng logic III - 15 nói là giống nhau, trừ nguồn cấp điện có chiều ngược với nhau do đó ta chỉ xét loại NMOS và CMOS. Các transistor MOS dùng trong IC số cũng chỉ hoạt động ở một trong 2 trạng thái: dẫn hoặc ngưng. - Khi dẫn, tùy theo nồng độ pha của chất bán dẫn mà transistor có nội trở rất nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với một khóa đóng. - Khi ngưng, transistor có nội trở rất lớn (hàng 1010Ω), tương đương với một khóa hở. 3.5.1 Cổng cơ bản NMOS (a) (b) (c) (H 3.29) (H 3.29a), (H 3.29b) và (H3.29c) là các cổng NOT, NAND và NOR dùng NMOS Bảng 3.2 cho thấy quan hệ giữa các điện thế của các ngã vào , ra cổng NOT Vin T1 T2 Vout 10 0V (logic 0) RON = 100KΩ ROFF=10 Ω +5V (logic 1) +5V (logic1) RON = 100KΩ RON = 1KΩ 0,05V (logic 0) Bảng 3.2 Ngoài ra vận hành của cổng NAND và NOR được giải thích như sau: ™ Cổng NAND: - Khi 2 ngã vào nối lên mức cao, T2 và T3 dẫn, ngã ra xuống thấp. - Khi có 1 ngã vào nối xuống mức thấp, một trong 2 transistor T2 hoặc T3 ngưng, ngã ra lên cao. Đó chính là kết quả của cổng NAND 2 ngã vào. ™ Cổng NOR: - Khi 2 ngã vào nối xuống mức thấp, T2 và T3 ngưng, ngã ra lên cao. - Khi có 1 ngã vào nối lên mức cao, một trong 2 transistor T2 hoặc T3 dẫn, ngã ra xuống thấp. Đó chính là kết quả của cổng NOR 2 ngã vào. 3.5.2 Cổng cơ bản CMOS Họ CMOS sử dụng hai loại transistor kênh N và P với mục đích cải thiện tích số công suất vận tốc, mặc dù khả năng tích hợp thấp hơn loại N và P. (H 3.30a), (H 3.30b) và (H 3.30c) là các cổng NOT, NAND và NOR họ CMOS ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  9. ___Chương 3 Cổng logic III - 17 (a) (H 3.31) (b) (H 3.31a) là một cổng NOT có cực D để hở, khi sử dụng phải có điện trở kéo lên (H 3.31b) là một cổng NOT có ngã ra 3 trạng thái: - Khi ngã vào Enable =1, T1 và T4 dẫn, mạch hoạt động như là cổng đảo, - Khi ngã vào Enable =0, T1 và T4 đều ngưng đưa mạch vào trạng thái Z cao. Ngoài ra lợi dụng tính chất của transistor MOS có nội trở rất nhỏ khi dẫn, người ta cũng chế tạo các mạch có khả năng truyền tín hiệu theo 2 chiều, gọi là khóa 2 chiều. (H 3.32) là một khóa 2 chiều với A là ngã vào điều khiển. Khi A = 0 khóa hở, khi A = 1, khóa đóng cho tín hiệu truyền qua theo 2 chiều A X to Y Y to X 0 OFF OFF 1 ON ON (H 3.32) Vận hành: T3 và T4 vai trò là một cổng đảo - Khi A = 0, cực G của T2 ở mức thấp nên T2 (kênh N) ngưng, cực G của T1 (kênh P) ở mức cao nên T1 ngưng, mạch tương đương với khóa hở. - Khi A =1, cực G của T2 ở mức cao nên T2 dẫn, cực G của T1 ở mức thấp nên T1 dẫn, mạch tương đương với khóa đóng. Tín hiệu truyền qua một chiều nhờ T1 (loại P) và theo chiều ngược lại nhờ T2 (loại N) Biên độ của tín hiệu Vi truyền qua khóa phải thỏa điều kiện 0 <Vi < VDD . Như vậy nếu ta sử dụng nguồn ± VDD thì khóa cho tín hiệu xoay chiều đi qua. ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  10. ___Chương 3 Cổng logic III - 19 5V) Thông số 4000B 74HC 74HCT 74 74LS 74AS 74ALS VIH(min) 3,5V 3,5V 2,0V 2,0V 2,0V 2,0V 2,0V VIL(max) 1,5V 1,0V 0,8V 0,8V 0,8V 0,8V 0,8V VOH(min) 4,95V 4,9V 4,9V 2,4V 2,7V 2,7V 2,7V VOL(max) 0,05V 0,1V 0,1V 0,4V 0,5V 0,5V 0,4V IIH(max) 1μA 1μA 1μA 40μA 20μA 200μA 20μA IIL(max) 1μA 1μA 1μA 1,6 mA 0,4 mA 2 mA 100μA IOH(max) 0,4 mA 4 mA 4 mA 0,4 mA 0,4 mA 2 mA 0,4 mA IOL(max) 0,4 mA 4 mA 4 mA 16 mA 8 mA 20 mA 8 mA Bảng 3.4 Có thể nói điều kiện để thúc trực tiếp - Khi dòng điện ra của tầng thúc lớn hơn hoặc bằng dòng điện vào của tầng tải ở cả hai trạng thái thấp và cao. - Khi hiệu thế ngã ra của tầng thúc ở hai trạng thái thấp và cao phù hợp với điện thế vào của tầng tải. Như vậy, trước khi xét các trường hợp cụ thể ta xem qua bảng kê các thông số của hai họ IC 3.6.1 TTL thúc CMOS - TTL thúc CMOS dùng điện thế thấp (VDD = 5V): Từ bảng 3.4 dòng điện vào của CMOS có trị rất nhỏ so với dòng ra của các loạt TTL, vậy về dòng điện không có vấn đề Tuy nhiên khi so sánh hiệu thế ra của TTL với hiệu thế vào của CMOS ta thấy VOH(max) của tất cả các loạt TTL đều khá thấp so với VIH(min) của TTL, như vậy phải có biện pháp nâng hiệu thế ra của TTL lên. Điều này thực hiện được bằng một điện trở kéo lên mắc ở ngã ra của IC TTL (H 3.33) - TTL thúc 74 HCT: Như đã nói trước đây, riêng loạt 74HCT là loạt CMOS được thiết kế tương thích với TTL nên có thể thực hiện kết nối mà không cần điện trở kéo lên. - TTL thúc CMOS dùng nguồn cao (VDD = +10V) Ngay cả khi dùng điện trở kéo lên, điện thế ngã ra mức cao của TTL vẫn không đủ cấp cho ngã vào CMOS, người ta phải dùng một cổng đệm có ngã ra để hở có thể dùng nguồn cao (Thí dụ IC 7407) để thực hiện sự giao tiếp (H 3.34) (H 3.33) (H 3.34) 3.6.2 CMOS thúc TTL - CMOS thúc TTL ở trạng thái cao: ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  11. ___Chương 3 Cổng logic III - 21 Y =AB+BC (H 3.37) Để dùng tòan cổng NAND tạo hàm, ta dùng định lý De Morgan, biến đổi hàm Y: YYB= = A + BC= A B.BC Và mạch có dạng (H 3.37) 2. Cho mạch (H P3.38) a./ Viết biểu thức hàm Y theo các biến A,B,C. b./ Rút gọn hàm logic này c./ Thay thế mạch trên bằng một mạch chỉ gồm cổng NAND 2 ngã vào Giải a./ Ta có Y = A C.B. + A C.B + A.BD b./ Rút gọn Y= A C.B. +A C.B + A.BD = B.C(A+ A) + A.BD = B.C + A.BD = B(C + AD) c./ Vẽ mạch thay thế dùng cổng NAND 2 ngã vào Trước nhất ta vẽ mạch tương ứng hàm rút gọn, sau đó dùng biến đổi cổng (H P3.39) ””” ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ
  12. ___Chương 3 Cổng logic III - 23 9. Một mạch tổ hợp nhận vào một số BCD, có tên là X. Ngã ra của mạch lên 1 khi thỏa điều kiện 110 ≤ X ≤510. Hãy thiết kế mạch tổ hợp trên, dùng toàn cổng NAND 2 ngã vào. 10. Hàm f(A,B,C,D) =1 khi có ít nhất 3 biến = 1 - Viết biểu thức logic của hàm f(A,B,C,D) theo tổ hợp biến A,B,C,D. - Dùng các cổng NAND 2 ngã vào (số cổng ít nhất) để thực hiện mạch tạo hàm trên. ___ ___ Nguyễn Trung Lập KỸ THUẬT SỐ