›
›

Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt

Mục tiêu và biện pháp thiết kế
„ Ghép nối các chip nhớ EPROM và SRAM
với Bus hệ thống sao cho không xảy ra
xung đột:
Các chip nhớ bị cấm khi vi xử lý truy cập
các cổng I/O
Chỉ có một chip nhớ hoạt động khi vi xử lý
truy cập bộ nhớ
„ Thực hiện một mạch giải mã địa chỉ bộ
nhớ dùng các chip giải mã hoặc các cổng
logic hoặc kết hợp cả hai 
pdf 102 trang thamphan 27/12/2022 2960
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbai_giang_ky_thuat_vi_xu_ly_chuong_4_ho_viet_viet.pdf

Nội dung text: Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt

  1. KKỹỹ thuthuậậtt ViVi xxửử lýlý ĐĐiiệệnn ttửử ViViễễnn thôngthông ĐạĐạii hhọọcc BáchBách khoakhoa ĐĐàà NNẵẵngng
  2. MMụụcc tiêutiêu vàvà bibiệệnn pháppháp thithiếếtt kkếế „ GhépGhép nnốốii cáccác chipchip nhnhớớ EPROMEPROM vàvà SRAMSRAM vvớớii BusBus hhệệ ththốốngng saosao chocho khôngkhông xxảảyy rara xungxung độđộtt:: CácCác chipchip nhnhớớ bbịị ccấấmm khikhi vivi xxửử lýlý truytruy ccậậpp cáccác ccổổngng I/OI/O ChChỉỉ cócó mmộộtt chipchip nhnhớớ hohoạạtt độđộngng khikhi vivi xxửử lýlý truytruy ccậậpp bbộộ nhnhớớ „ ThThựựcc hihiệệnn mmộộtt mmạạchch gigiảảii mãmã địđịaa chchỉỉ bbộộ nhnhớớ dùngdùng cáccác chipchip gigiảảii mãmã hohoặặcc cáccác ccổổngng logiclogic hohoặặcc kkếếtt hhợợpp ccảả haihai
  3. 4.24.2 CácCác chipchip EPROMEPROM A0 D0 A1 D1 A2 D2 A3 D3 m chân dữ liệu A4 D4 pchân địa chỉ A5 D5 A6 D6 A7 Dm-1 A8 EPROM A p-1 Điều khiển đọc OE PGM Chọnchip CE Vpp Các chân điều khiển
  4. HoHoạạtt độđộngng ghighi ddữữ liliệệuu vàovào EPROMEPROM „ ViViệệcc ghighi ddữữ liliệệuu vàovào EPROMEPROM đượđượcc ggọọii làlà llậậpp trìnhtrình chocho EPROMEPROM „ ĐượĐượcc ththựựcc hihiệệnn bbằằngng thithiếếtt bbịị chuyênchuyên ddụụngng ggọọii làlà BBộộ nnạạpp EPROMEPROM „ ChânChân VppVpp đượđượcc ccấấpp đđiiệệnn ápáp ttươươngng ứứngng vvớớii ttừừngng loloạạii chipchip ggọọii làlà đđiiệệnn ápáp llậậpp trìnhtrình „ DDữữ liliệệuu ttạạii cáccác chânchân ddữữ liliệệuu ssẽẽ đượđượcc ghighi vàovào mmộộtt ôô nhnhớớ xácxác địđịnhnh nhnhờờ cáccác tíntín hihiệệuu đưđưaa vàovào ởở cáccác chânchân địđịaa chchỉỉ vàvà mmộộtt xungxung ((ththườườngng ggọọii làlà xungxung llậậpp trìnhtrình)) đưđưaa vàovào chânchân PGMPGM
  5. HHọọ EPROMEPROM thôngthông ddụụngng 27x27x SSốố hihiệệuu ccủủaa chipchip DungDung llượượngng 27162716 2Kx82Kx8 27322732 4Kx84Kx8 27642764 8Kx88Kx8 2712827128 16Kx816Kx8 2725627256 32Kx832Kx8 2751227512 64Kx864Kx8 Bảng 4.1 Họ EPROM 27x
  6. EPROMEPROM 27642764 Các chân địa chỉ Các chân dữ liệu Chọnchip Điều khiển đọc
  7. LLậậpp trìnhtrình chocho 27642764 „ TrTrướướcc hhếếtt ccầầnn phphảảii xoáxoá • Xoá một chip tức là làm cho tất cả các bit = 1 „ XoXoáá mmộộtt chipchip EPROMEPROM bbằằngng tiatia ccựựcc tímtím „ LLậậpp trìnhtrình bbằằngng cáchcách:: • VPP mắc ở mức 12.5V • E và P đều ở mức thấp TTL „ CCácác bitbit ddữữ liliệệuu đưđưaa vàovào cáccác chânchân ddữữ liliệệuu „ CCácác bitbit địđịaa chchỉỉ đưđưaa vàovào cáccác chânchân địđịaa chchỉỉ
  8. ĐọĐọcc ddữữ liliệệuu ttừừ mmộộtt chipchip SRAMSRAM ĐểĐể đọđọcc ddữữ liliệệuu ttừừ 11 ôô nhnhớớ nàonào đđóó ccủủaa 11 chipchip SRAMSRAM nàonào đđóó,, vivi xxửử lýlý ccầầnn phphảảii:: „ ChChọọnn chipchip đđóó:: 00 >> CSCS „ ÁpÁp cáccác tíntín hihiệệuu địđịaa chchỉỉ vàovào AAp-1 –– AA0 „ ĐọĐọcc:: 00 >> OEOE KKếếtt ququảả làlà mm bitbit ddữữ liliệệuu ccầầnn đọđọcc xuxuấấtt hihiệệnn ởở cáccác chânchân ddữữ liliệệuu DDm-1 –– DD0
  9. SRAMSRAM 62646264 „ DungDung llượượngng 8Kx88Kx8 A0 I/O0 A1 I/O1 „ 88 chânchân ddữữ liliệệuu A2 I/O2 A3 I/O3 „ A4 I/O4 1313 chânchân địđịaa chchỉỉ A5 I/O5 A6 I/O6 „ HaiHai chânchân chchọọnn A7 I/O7 A8 chipchip A9 6264 A10 „ ChânChân đđiiềềuu khikhiểểnn A11 đọđọcc A12 OE „ Chân điều khiển WE Chân điều khiển CS1 ghighi CS2
  10. SSơơ đồđồ khkhốốii 62646264
  11. 4.44.4 BusBus hhệệ ththốốngng ccủủaa 80888088 „ BusBus địđịaa chchỉỉ 2020 bit:bit: ggồồmm cáccác đườđườngng địđịaa chchỉỉ đượđượcc kýký hihiệệuu ttừừ AA19 đếđếnn AA0 „ BusBus ddữữ liliệệuu 88 bit:bit: ggồồmm cáccác đườđườngng ddữữ liliệệuu đượđượcc kýký hihiệệuu ttừừ DD7 đếđếnn DD0 „ BusBus đđiiềềuu khikhiểểnn ggồồmm cáccác đườđườngng đđiiềềuu khikhiểểnn riêngriêng llẽẽ phphụụcc vvụụ chocho hohoạạtt độđộngng truytruy ccậậpp bbộộ nhnhớớ vàvà cáccác ccổổngng I/O,I/O, mmỗỗii đườđườngng ththườườngng đượđượcc kýký hihiệệuu bbằằngng têntên ccủủaa tíntín hihiệệuu đđiiềềuu khikhiểểnn „ BusBus hhệệ ththốốngng khôngkhông nnốốii trtrựựcc titiếếpp vvớớii cáccác chânchân ccủủaa 8088:8088: thôngthông quaqua cáccác mmạạchch đệđệmm,, chchốốtt
  12. 8088/80868088/8086 MicroprocessorMicroprocessor „ DIPDIP 4040 pinpin „ DataData busbus •• BusBus ddữữ liliệệuu trongtrong :16:16 bitbit •• BusBus ddữữ liliệệuu ngoàingoài ccủủaa 8088:8088: 88 bitbit dùngdùng AD0AD0 AD7AD7 •• BusBus ddữữ liliệệuu ngoàingoài ccủủaa 8086:168086:16 bitbit dùngdùng AD0AD0 AD15AD15 •• ALEALE (Address(Address LatchLatch Enable)Enable)
  13. SSơơ đồđồ chânchân ccủủaa 80888088
  14. Minimum/MaximumMinimum/Maximum ModeMode „ ẢẢnhnh hhưởưởngng đếđếnn cáccác chânchân 2424 3131 „ MinimumMinimum ModeMode • Các chân 24-31 là các tín hiệu điều khiển I/O và bộ nhớ • Các tín hiệu điều khiển đều từ 8088/8086 • Tương tự với 8085A „ MaximumMaximum ModeMode • Một số tín hiệu điều khiển được tạo ra từ ngoài • Một số chân có thêm chức năng mới • Khi có dùng bộ đồng xử lý toán 8087
  15. Tín hiệu ở các chân của 8088 MN / MX AD0 AD1 READY AD2 CLK AD3 RESET AD4 Các chân Địa chỉ/Dữ liệu AD5 TEST AD6 AD7 HLDA A8 HOLD A9 NMI A10 A11 A12 Các chân địa chỉ A13 A14 8088 A15 A16 / S3 A17 / S4 Các chân Địa chỉ/Trạng thái A18 / S5 A19 / S6 SSO DEN DT / R IO / M RD WR ALE Cho phép chốt Địa chỉ INTR INTA
  16. CácCác chânchân ĐịĐịaa chchỉỉ vàvà CácCác chânchân ĐịĐịaa chchỉỉ//TrTrạạngng tháithái „ CácCác chânchân địđịaa chchỉỉ:: AA15 đếđếnn AA8 „ TínTín hihiệệuu ởở cáccác chânchân nàynày luônluôn làlà tíntín hihiệệuu địđịaa chchỉỉ „ CácCác chânchân địđịaa chchỉỉ//trtrạạngng tháithái:: AA19/S/S6 đếđếnn AA16/S/S3:: „ ALEALE == 1:1: AA19 đếđếnn AA16 „ ALEALE == 0:0: SS6 đếđếnn SS3
  17. 74LS373 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 74LS373 Q5 D6 Q6 D7 Q7 OE LE
  18. DùngDùng 74LS37374LS373 đểđể táchtách vàvà chchốốtt địđịaa chchỉỉ
  19. MôMô ttảả chânchân –– MinMin „ DT/RDT/R „ ĐĐiiềềuu khikhiểểnn hhướướngng ccủủaa tíntín hihiệệuu ddữữ liliệệuu:: „ 1:1: TínTín hihiệệuu ddữữ liliệệuu đđii rara ttừừ 80888088 „ 0:0: TínTín hihiệệuu ddữữ liliệệuu đđii vàovào 80888088
  20. MôMô ttảả chânchân –– MinMin „ WRWR „ 0:0: TínTín hihiệệuu trêntrên busbus ddữữ liliệệuu đượđượcc ghighi vàovào bbộộ nhnhớớ hohoặặcc I/OI/O „ GhiGhi bbộộ nhnhớớ:: ?? „ XuXuấấtt ddữữ liliệệuu rara ccổổngng:: ??
  21. MôMô ttảả chânchân –– MinMin „ HOLDHOLD „ NhNhậậnn tíntín hihiệệuu yêuyêu ccầầuu DMADMA ttừừ BBộộ đđiiềềuu khikhiểểnn DMADMA (DMAC)(DMAC) „ DMACDMAC mumuốốnn ssửử ddụụngng busbus hhệệ ththốốngng
  22. CácCác tíntín hihiệệuu đđiiềềuu khikhiểểnn „ CóCó ththểể ssửử ddụụngng cáccác ccổổngng logiclogic đểđể ttạạoo rara cáccác tíntín hihiệệuu đđiiềềuu khikhiểểnn kháckhác ttừừ cáccác tíntín hihiệệuu đđiiềềuu khikhiểểnn ssẵẵnn cócó •• 33 TínTín hihiệệuu:: „ RD, WR and IO/M RD W IO/M Signal 0 1R 0 MEMR 1 0 0 MEMW 0 1 1 IOR 1 0 1 IOW 0 0 X Never happens
  23. TTạạoo rara cáccác tíntín hiêhiêụụ đđiiềềuu khikhiểểnn (Min(Min Mode)Mode)
  24. 74LS24574LS245 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 74LS245 B5 A6 B6 A7 B7 EDIR
  25. Minimum Mode 8088 D7 - D0 D7 - D0 A19 - A0 A19 - A0 MEMORY 8088 Minimum Bộ nhớđượcchọn khi nào? Mode MEMR RD MEMW WR
  26. KhôngKhông giangian địđịaa chchỉỉ bbộộ nhnhớớ 1M1M A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 Ví dụ: Một địachỉ bấtkỳ 34FD0h 0011 0100 11111 1101 0000
  27. NNếếuu chchỉỉ ccầầnn bbộộ nhnhớớ cócó dungdung llượượngng nhnhỏỏ hhơơnn 1MB1MB thìthì gigiảảii quyquyếếtt nhnhưư ththếế nàonào?? „ PhPhụụ thuthuộộcc vàovào cáccác chipchip nhnhớớ ssẵẵnn cócó „ PhPhụụ thuthuộộcc yêuyêu ccầầuu phânphân bbốố địđịaa chchỉỉ chocho cáccác loloạạii bbộộ nhnhớớ vvậậtt lýlý kháckhác nhaunhau „
  28. 512K512K titiếếpp theotheo ccủủaa khôngkhông giangian địđịaa chchỉỉ bbộộ nhnhớớ ((CácCác địđịaa chchỉỉ cócó bitbit caocao nhnhấấtt A19A19 == 1)1) A18A18 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) 8000080000 11000000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  29. Điều gì xảy ra nếu 8088 đọc ô nhớ A0023h? AX 3F1C BX 0023 CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS A000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX MOV AH, [BX]
  30. Điều gì xảy ra nếu 8088 đọc ô nhớ 20023h? A18A18 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) 2002320023 00010010 00000000 00000000 00100010 00110011 Với bộ nhớ tình hình không có gì khác!
  31. CóCó vvấấnn đềđề !!!!!! „ VVấấnn đềđề làlà:: XungXung độđộtt Bus.Bus. HaiHai khkhốốii nhnhớớ ssẽẽ cungcung ccấấpp ddữữ liliệệuu cùngcùng mmộộtt lúclúc khikhi 80888088 đọđọcc bbộộ nhnhớớ „ GiGiảảii pháppháp:: DùngDùng A19A19 làmlàm ““ngngườườii phânphân xxửử”” đểđể gigiảảii quyquyếếtt xungxung độđộtt trêntrên bus.bus. NNếếuu A19A19 ởở mmứứcc logiclogic “1”“1” thìthì khkhốốii nhnhớớ trêntrên hohoạạtt độđộngng ((khkhốốii nhnhớớ ddướướii bbịị ccấấmm)) vàvà ngngượượcc llạạii
  32. KhôngKhông giangian địđịaa chchỉỉ bbộộ nhnhớớ 1M1M A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  33. Bộ nhớ gồm hai khối nhớ 512KB AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  34. Nếu bỏ đi khối nhớ bên dưới? AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  35. GiGiảảii mãmã đầđầyy đủđủ vàvà khôngkhông đầđầyy đủđủ „ GiGiảảii mãmã đầđầyy đủđủ (Full(Full Decoding)Decoding) • Tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Mỗi ô nhớ chỉ có một địa chỉ vật lý duy nhất „ GiGiảảii mãmã khôngkhông đầđầyy đủđủ (Partial(Partial Decoding)Decoding) • Không phải tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Một ô nhớ có hơn một địa chỉ vật lý
  36. GiGiảảii mãmã đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 A19 phải ở mức “1” thì chip nhớ mới hoạt động (đượcchọn)
  37. Giải mã không đầy đủ AX 3F1C BX 0023 CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS 2000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX
  38. GiGiảảii mãmã khôngkhông đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 Địa chỉ thực tế
  39. Bộ nhớ gồm 2 chip 512Kx8 A19 A18 A18 : : A0 A0 D7 D7 512KB : : #2 D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode A18 : A0 D7 512KB : #1 D0 RD WR CS
  40. Bộ nhớ chỉ có một chip 512Kx8 (Ver. 2) A19 A18 A18 : : A0 A0 D7 D7 512KB : : D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode
  41. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 Bộ nhớ gồm 4 chip 256Kx8 D7 256KB : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  42. DDảảii địđịaa chchỉỉ ccủủaa chipchip #1#1 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  43. DDảảii địđịaa chchỉỉ ccủủaa chipchip #3#3 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  44. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 D7 256KB dùng các cổng logic : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  45. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 D7 256KB dùng một chip giải mã 2-4 : D0 #4 RD WR A19 I1 O3 CS A18 I0 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 O2 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR O1 CS A17 : A0 D7 256KB : D0 #1 RD WR O0 CS
  46. A12 : A0 A19 D7 8KB Bộ nhớ gồm 128 A18 : A17 D0 #128 chip 8Kx8 A16 RD A15 WR A14 CS A13 A12 : A0 D7 : : D0 MEMR 8088 MEMW : Minimum Mode A12 : A0 D7 8KB : D0 #2 RD WR CS A12 : A0 D7 8KB : D0 #1 RD WR CS
  47. DDảảii địđịaa chchỉỉ ccủủaa ChipChip #__#__ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  48. PhátPhát bibiểểuu bàibài toántoán „ ThiThiếếtt kkếế bbộộ nhnhớớ chocho hhệệ vivi xxửử lýlý 80888088 thothoảả mãnmãn cáccác yêuyêu ccầầuu:: „ ROMROM cócó dungdung llượượngng 2Kx82Kx8 chichiếếmm ddụụngng cáccác địđịaa chchỉỉ ttừừ FFFFFhFFFFFh trtrởở xuxuốốngng „ RWMRWM cócó dungdung llượượngng 2Kx82Kx8 chichiếếmm ddụụngng cáccác địđịaa chchỉỉ titiếếpp theotheo ngayngay sausau ROMROM „ ChChỉỉ đượđượcc phépphép ssửử ddụụngng:: EPROMEPROM 27162716 2Kx8,2Kx8, SRAMSRAM 40164016 2Kx82Kx8 ChipChip gigiảảii mãmã 74LS13874LS138 vàvà cáccác ccổổngng logiclogic
  49. BBướướcc 2:2: ChuyChuyểểnn cáccác địđịaa chchỉỉ biênbiên ttừừ HH sangsang BB A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) FF800FF800 11111111 11111111 11000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  50. NhNhậậnn xétxét „ KhiKhi cáccác địđịaa chchỉỉ dànhdành chocho ROMROM đượđượcc phátphát lênlên AA Bus:Bus: A19A19 –– A12A12 == 11 vàvà A11A11 == 11 „ KhiKhi cáccác địđịaa chchỉỉ dànhdành chocho RWMRWM đượđượcc phátphát lênlên AA Bus:Bus: A19A19 –– A12A12 == 11 vàvà A11A11 == 00
  51. 74LS138: Một chip giải mã 3-8 C Y0 U1 B Y1 74LS138 74LS138 A Y2 A2 Q7 Y3 A1 Q6 74LS138 A0 Q5 Q4 Y4 Q3 E3 Q2 E2 Q1 G1 Y5 E1 Q0 G2A Y6 G2B Y7