›
›

Bài giảng môn Thiết kế luận lí 1 - Chương 3: Các mạch luận lý tổ hợp - Nguyễn Quang Huy

Mục tiêu
• Biểu thức logic dạng chuẩn SoP, PoS
• Đơn giản biểu thức dạng chuẩn SoP
• Sử dụng đại số Boolean và bìa Karnaugh để đơn
giản biểu thức logic và thiết kế mạch tổ hợp
• Mạch tạo parity và mạch kiểm tra parity
• Mạch enable/disable
• Các đặc tính cơ bản của IC số 
pdf 47 trang thamphan 30/12/2022 2440
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng môn Thiết kế luận lí 1 - Chương 3: Các mạch luận lý tổ hợp - Nguyễn Quang Huy", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbai_giang_mon_thiet_ke_luan_li_1_chuong_3_cac_mach_luan_ly_t.pdf

Nội dung text: Bài giảng môn Thiết kế luận lí 1 - Chương 3: Các mạch luận lý tổ hợp - Nguyễn Quang Huy

  1. dce 2014 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính
  2. dce 2014 Các mạch luận lý tổ hợp
  3. dce 2014 Mạch tổ hợp •Mức logic ngõ xuất phụ thuộc việc tổ hợp các mức logic của ngõ nhập hiện tại. •Mạch tổ hợp không có bộ nhớ nên giá trị ngõ xuất phụ thuộc vào giá trị ngõ nhập hiện tại. 2 A 1 3 2 1 2 B 1 3 Y 2 1 C 3 20/03/2014 ©2014, CE Department 5
  4. dce 2014 Đơn giản mạch tổ hợp • Biến đổi các biểu thức logic thành dạng đơn giản hơn để khi xây dựng mạch ta cần ít cổng logic và các kết nối hơn. 20/03/2014 ©2014, CE Department 7
  5. dce 2014 Phương pháp đại số •Sử dụng các định lý trong đại số Boole để đơn giản các biểu thức của mạch logic. • Chuyển sang dạng SOP (DeMorgan và phân phối). • Rút gọn bằng cách tìm các nhân tố chung. 20/03/2014 ©2014, CE Department 9
  6. dce 2014 Thiết kế mạch tổ hợp ABX 00 0 01 0 10 0 11 1 AB X 00 1 01 0 10 0 11 1 20/03/2014 ©2014, CE Department 11
  7. dce 2014 Thiết kế mạch tổ hợp 1. Lập bảng sự thật (truth table) 2. Viết biểu thức AND cho các ngõ xuất mức 1 3. Viết biểu thức SoP 4. Đơn giản biểu thức SoP 5. Hiện thực mạch từ biểu thức đơn giản 20/03/2014 ©2014, CE Department 13
  8. dce 2014 Ví dụ 1 •Bảng sự thật • Biểu thức ngõ xuất (SOP): ABC + ABC + ABC + ABC • Rút gọn: BC + AC + AB 20/03/2014 ©2014, CE Department 15
  9. dce 2014 Bìa Karnaugh (K-map) • Bìa Karnaugh biểu diễn quan hệ giữa ngõ nhập và ngõ xuất của mạch. • Theo chiều dọc hoặc chiều ngang, các ô cạnh nhau chỉ khác nhau một biến. C CD 01 0001 11 10 B 00 11 00 0100 01 0 10 01 10 01 0100 A AB AB 1 01 11 10 11 0110 10 00 10 0000 20/03/2014 ©2014, CE Department 17
  10. dce 2014 Bìa Karnaugh (K-map) C 01 00 11 01 10 AB 11 10 10 00 20/03/2014 ©2014, CE Department 19
  11. dce 2014 Bìa Karnaugh (K-map) AB 0001 1110 00 0000 01 1110 CD 11 0010 10 0000 20/03/2014 ©2014, CE Department 21
  12. dce 2014 Bìa Karnaugh (K-map) 20/03/2014 ©2014, CE Department 23
  13. dce 2014 Quy tắc rút gọn bìa Karnaugh • Khoanh vòng (looping) là quá trình kết hợp các ô kề nhau lại với nhau. Thông thường ta khoanh các ô chứa giá trị 1. • Ngõ xuất có thể được đơn giản hóa bằng cách khoanh vòng. 20/03/2014 ©2014, CE Department 25
  14. dce 2014 Khoanh vòng 2 ô kề nhau C C C 01 01 01 00 00 00 00 00 10 01 10 01 11 01 00 AB AB AB 11 10 11 00 11 00 10 00 10 00 10 10 20/03/2014 ©2014, CE Department 27
  15. dce 2014 Khoanh vòng 4 ô kề nhau C CD 01 0001 11 10 00 10 00 0000 01 10 01 1111 AB AB 11 10 11 0000 10 10 10 0000 20/03/2014 ©2014, CE Department 29
  16. dce 2014 Khoanh vòng 4 ô kề nhau CD 0001 1110 00 1001 01 0000 AB 11 0000 10 1001 20/03/2014 ©2014, CE Department 31
  17. dce 2014 Khoanh vòng 8 ô kề nhau CD CD 0001 11 10 0001 1110 00 1111 00 0110 01 1111 01 0110 AB AB 11 0000 11 0110 10 0000 10 0110 20/03/2014 ©2014, CE Department 33
  18. dce 2014 Ví dụ CD 0001 1110 00 0001 01 0110 AB 11 0110 10 0010 20/03/2014 ©2014, CE Department 35
  19. dce 2014 Ví dụ CD 0001 11 10 00 0011 01 1111 AB 11 1100 10 0000 20/03/2014 ©2014, CE Department 37
  20. dce 2014 Don’t-care • Điều kiện “don’t-care” là điều kiện với một tập các ngõ nhập nào đó, mức luận lý ngõ xuất không được mô tả. • Giá trị “Don’t-care” nên được gán bằng 1 hoặc 0 sao cho việc khoanh vòng K-map tạo ra biểu thức đơn giản nhất. • Ví dụ: C C 01 01 00 00 00 00 01 0x 01 00 AB AB 11 11 11 11 10 x1 10 11 20/03/2014 ©2014, CE Department 39
  21. dce 2014 Exclusive-OR và Exclusive-NOR • EXclusive-OR (XOR) Y = A ⊕ B = A’B + AB’ • EXclusive-NOR (XNOR) Y = (A ⊕ B)’ = (A’B’ + AB)’ BiếnEx. OR XNOR AB A ⊕ B(A ⊕ B)’ 000 1 011 0 101 0 110 1 20/03/2014 ©2014, CE Department 41
  22. dce 2014 Mạch tạo bit Parity D3D2D1D0 = 1010  PE = 0 D3D2D1D0 = 1110  PE = 1 20/03/2014 ©2014, CE Department 43
  23. dce 2014 Mạch enable 20/03/2014 ©2014, CE Department 45
  24. dce 2014 Ví dụ • Thiết kế mạch tổ hợp cho phép 1 tín hiệu truyền đến ngõ xuất khi một trong 2 tín hiệu điều khiển ở mức 1 (không đồng thời). Các trường hợp khác ngõ xuất ở mức 1 (HIGH). 20/03/2014 ©2014, CE Department 47