›
›

Bài giảng Vi xử lý - Chương 3: Họ vi điều khiển 8051

•3.4 Tập lệnh

•Nhóm lệnh số học

•Nhóm lệnh logic

•Nhóm lệnh chuyển dữ liệu:

–RAM nội

–RAM ngoài

–Bảng tra trên ROM

•Nhóm lệnh với biến Boolean

•Nhóm lệnh rẽ nhánh chương trình

ppt 75 trang thamphan 28/12/2022 2680
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Vi xử lý - Chương 3: Họ vi điều khiển 8051", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pptbai_giang_vi_xu_ly_chuong_3_ho_vi_dieu_khien_8051.ppt

Nội dung text: Bài giảng Vi xử lý - Chương 3: Họ vi điều khiển 8051

  1. CHƯƠNG 3 HỌ VI ĐiỀU KHIỂN 8051
  2. 8051 Pin Diagram PDIP/Cerdip P1.0 1 40 Vcc P1.1 2 39 P0.0(AD0) P1.2 3 38 P0.1(AD1) P1.3 4 8051 37 P0.2(AD2) P1.4 5 36 P0.3(AD3) P1.5 6 (8031) 35 P0.4(AD4) P1.6 7 34 P0.5(AD5) P1.7 8 33 P0.6(AD6) RST 9 32 P0.7(AD7) (RXD)P3.0 10 31 EA/VPP (TXD)P3.1 11 30 ALE/PROG (INT0)P3.2 12 29 PSEN (INT1)P3.3 13 28 P2.7(A15) (T0)P3.4 14 27 P2.6(A14) (T1)P3.5 15 26 P2.5(A13) (WR)P3.6 16 25 P2.4(A12) (RD)P3.7 17 24 P2.3(A11) XTAL2 18 23 P2.2(A10) XTAL1 19 22 P2.1(A9) GND 20 21 P2.0(A8)
  3. Writing “0” to Output Pin P1.X Read latch Vcc TB2 Load(L1) 2. output pin is 1. write a 0 to the pin ground 0 Internal CPU D Q P1.X bus P1.X pin 1 output 0 Write to latch Clk Q M1 TB1 Read pin 8051 IC
  4. Reading “0” at Input Pin Read latch Vcc 2. MOV A,P1 TB2 1. write a 1 to the pin Load(L1) external MOV P1,#0FFH pin=Low 1 0 Internal CPU D Q P1.X bus P1.X pin 0 Write to latch Clk Q M1 TB1 Read pin 3. Read pin=1 Read latch=0 Write 8051 IC to latch=1
  5. Figure C-17. Reading the Latch 1. Read pin=0 Read latch=1 Write to latch=0 (Assume P1.X=0 initially) Read latch Vcc TB2 2. CPU compute P1.X Load(L1) 0 4. P1.X=1 OR 1 0 1 Internal CPU D Q P1.X bus P1.X pin 1 0 Write to latch Clk Q M1 3. write result to latch Read pin=0 Read latch=0 Write to latch=1 TB1 Read pin 8051 IC
  6. A Pin of Port 0 Read latch TB2 Internal CPU D Q P0.X bus P1.X pin Write to latch Clk Q M1 TB1 Read pin P1.x 8051 IC
  7. Reading ROM (1/2) 2. 74373 latches 1. Send address to the address and ROM PSEN send to ROM OE ALE G 74LS373 OC P0.0 A0 D P0.7 Address A7 D0 D7 EA P2.0 A8 P2.7 A12 8051 ROM
  8. • Thanh ghi A • Thanh ghi B • Từ trạng thái chương trình • Con trỏ ngăn xếp SP • Con trỏ dữ liệu DPTR • Các thanh ghi port xuất nhập • Các thanh ghi mạch định thì • Các thanh ghi cổng nối tiếp • Các thanh ghi ngắt • Thanh ghi điều khiển công suất PCON
  9. 3.3 Các phương pháp định địa chỉ • Định địa chỉ thanh ghi • Định địa chỉ trực tiếp • Định địa chỉ gián tiếp thanh ghi • Định địa chỉ tức thời • Định địa chỉ tương đối • Định địa chỉ tuyệt đối • Định địa chỉ dài • Định địa chỉ chỉ số
  10. 3.5 Bộ định thì (Timer)
  11. 3.6 Cổng nối tiếp (Serial port)