Bài tập Vi xử lý - Chương 1: Giới thiệu hệ VXL tổng quát - Hồ Trung Mỹ

Nội dung text: Bài tập Vi xử lý - Chương 1: Giới thiệu hệ VXL tổng quát - Hồ Trung Mỹ

1. ĐHBK Tp HCM–Khoa ĐĐT–BMĐT GVPT: Hồ Trung Mỹ Môn: Vi Xử Lý – AY1213 Bài tập – Chương 1. Giới thiệu hệ VXL tổng quát Chú ý: Trong tất cả các bài tập chương này chúng ta giả sử là các chân chọn chip của bộ nhớ ROM, RAM, và thiết bị I/O là tích cực thấp (/CS hay /CE) nếu không có qui định trước trong đề bài hay hình vẽ. 1. Viết các “từ điều khiển” (control word) (hình 1.14 trong sách VXL) để thực hiện các phép toán sau: a) R3  2R1 – 3R2 d) R1  Input/4 + (bù 1 của R3)/2 b) R3  3R1 – 2R2 e) Output  (bù 2 của R1) + (bù 2 của R2) c) R5  4R1 – 2(R2  R4) f) R5  16R1 + 8R2 – 4R3–2R4 2. Hãy cho biết dung lượng bộ nhớ lớn nhất (tính theo byte và word) mà CPU có thể quản lý được nếu nó có: a) Số đường địa chỉ là 16 và số đường dữ liệu là 8. b) Số đường địa chỉ là 20 và số đường dữ liệu là 8. c) Số đường địa chỉ là 20 và số đường dữ liệu là 16. d) Số đường địa chỉ là 24 và số đường dữ liệu là 32. e) Số đường địa chỉ là 32 và số đường dữ liệu là 64. 3. Hãy cho biết giá trị của các cờ trong thanh ghi trạng thái sau khi CPU 8 bit thực thi lệnh sau (giả sử ban đầu tất cả các cờ có trị là 0 trước khi thực thi lệnh) a) Cộng 2 số 8 bit: +125 với –18 d) Trừ 2 số 8 bit: 104 với 12 b) Cộng 2 số 8 bit: –125 với –18 e) Trừ 2 số 8 bit: –118 với –37 c) Cộng 2 số 8 bit: F5H với 0BH f) Trừ 2 số 8 bit: –128 với +57 4. Viết mã để tính biểu thức F = A * (B + C) + D trên các CPU có lệnh 3, 2, 1, và 0 địa chỉ. Không sắp xếp lại biểu thức và khi tính toán không làm thay đổi các biến A, B, C, và D. 5. Viết mã để tính biểu thức F = (A + B) * C + D trên các CPU có lệnh 3, 2, 1, và 0 địa chỉ. Không sắp xếp lại biểu thức và khi tính toán không làm thay đổi các biến A, B, C, và D. 6. Viết mã để tính biểu thức F = A * C + (B + C)* D trên các CPU có lệnh 3, 2, 1, và 0 địa chỉ. Không sắp xếp lại biểu thức và khi tính toán không làm thay đổi các biến A, B, C, và D. 7. Hãy điền vào các chỗ trống trong hình sau cho thấy hiệu ứng của các cách định địa chỉ Hình 1. Các cách định địa chỉ BT-VXL-Ch 1 – trang 1
2. e) Dữ liệu 8 bit, có parity chẵn và 1 bit stop. Chú ý: Phải ghi rõ chu kỳ bit, tên của các bit Start, Stop, Parity, và dữ liệu (D0=LSB . . .) 23. Hãy lập bảng bộ nhớ cho các tín hiệu CS trong hình sau: Hình 4. 24. Hãy lập bảng bộ nhớ của các mạch ở hình 5 và 6, từ đó suy ra dung lượng của các hệ thống bộ nhớ này. Các mạnh này dùng kiểu giải mã địa chỉ gì? (toàn phần hay 1 phần). Biết hệ thống này dùng CPU có 20 đường địa chỉ và có tín hiệu IO/M để điều khiển truy cập bộ nhớ hay I/O (0: bộ nhớ, 1: I/O) Hình 5. Giải mã địa chỉ chỉ bằng decoder. Hình 6. Giải mã địa chỉ chỉ bằng các cổng logic. BT-VXL-Ch 1 – trang 3
3. Hãy thiết kế mạch giải mã địa chi theo: a) giải mã toàn phần; b) giải mã một phần. 31. Thiết kế mạch giải mã địa chỉ cho CPU có 20 bit địa chỉ, 8 bit dữ liệu để có thể truy cập RAM 64KB với vùng địa chỉ là 00000H – 0FFFFH. Biết RAM có số hiệu là HM62864 với các đường tín hiệu: /CS1, CS2 là 2 đường chọn chip /OE cho phép xuất /WE cho phép ghi 16 đường địa chỉ A15 A0 8 đường dữ liệu I/O7 I/O0 và CPU có các đường điều khiển bộ nhớ là /MEMW và /MEMR. 32. Thiết kế mạch giải mã địa chỉ cho CPU có 20 bit địa chỉ, 8 bit dữ liệu với bảng bộ nhớ như sau: 00000 H – 3FFFFH : RAM 0 256 KB 40000 H – 7FFFFH : RAM 1 256 KB 80000 H – BFFFFH: RAM 2 256 KB E0000 H – EFFFFH: ROM 0 64 KB F0000 H – EFFFFH: ROM 1 64 KB 33. Hãy lập bảng I/O cho các mạch giải mã địa chỉ I/O sau: Hình 9. Hình 10. 34. Với mạch giải mã địa chỉ thiết bị I/O sau ở hình 11. Biết khi truy cập I/O thì tín hiệu /IORQ = 0. a) Hãy cho biết các PORT 1 và PORT 2 đóng vai trò gì? (cổng xuất hay nhập) b) Tìm địa chỉ của các PORT 1 và PORT 2. Mô tả làm cách nào CPU có thể đọc vào hay xuất ra qua các chân IO của mạch. Hình 11. Giải mã địa chỉ của cổng I/O. BT-VXL-Ch 1 – trang 5