Bài tập Vi xử lý - Chương 1 - Hồ Trung Mỹ

Nội dung text: Bài tập Vi xử lý - Chương 1 - Hồ Trung Mỹ

1. ĐHBK Tp HCM–BMĐT GVPT: Hồ Trung Mỹ Bài tập Vi Xử Lý – Chương 1 Chú ý: Trong các bài tập chương này chúng ta giả sử là các chân chọn chip của bộ nhớ ROM, RAM là tích cực thấp (/CS) nếu không có qui định trước trong đề bài hay hình vẽ. 1.1 Cần bao nhiêu bit địa chỉ để truy cập bộ nhớ chính 4M x 32 nếu bộ nhớ chính được a) định địa chỉ theo word 32 bit b) định địa chỉ theo byte 1.2 Cho trước ROM 256 x 8, với ngõ vào Enable, hãy xây dựng ROM 2K x 8 với 8 ROM 256 x 8 và 1 decoder. 1.3 Giả sử một bộ nhớ 1M x 16 bit được làm thành từ các chip RAM 256K x 8 bit và word nhớ được tổ chức định địa chỉ theo word 16 bit. a) Số RAM cần dùng là bao nhiêu? b) Một word bộ nhớ cần truy cập bao nhiêu chip RAM? c) Số bank thanh ghi là bao nhiêu? d) Số bit địa chỉ cần cho 1 chip RAM ? e) Số bit địa chỉ cần cho bộ nhớ này? 1.4 Sử dụng RAM 64K x 8 (hình 1.4) và 1 mạch giải mã, xây dựng sơ đồ khối cho RAM 256K x 32. Hình 1.4 RAM 64K x 8 1.5 Cho một chip bộ nhớ chuẩn như hình 1.5. a) Tính số ô nhớ của chip này (theo K với 1 K=1024) b) Viết phương trình tính số đường địa chỉ khi biết số ô nhớ? BT-VXL-Ch 1 – trang 1
2. 1.9 Thiết kế mạch giải mã địa chỉ cho CPU có 16 bit địa chỉ, 8 bit dữ liệu: a) Bảng bộ nhớ và I/O như sau: 0000H – 5FFFH : EPROM 24 KB 6000H – 7FFFH : Ngoại vi 8KB 8000H – FFFFH : SRAM 32 KB b) 0000H – FFFFH : RAM 64 KB được tạo từ các RAM 256 x 8 1.10 Thiết kế mạch giải mã địa chỉ cho CPU có 20 bit địa chỉ, 8 bit dữ liệu để có thể truy cập RAM 64KB với vùng địa chỉ là 00000H – 0FFFFH. Biết RAM có số hiệu là HM62864 với các đường tín hiệu: • /CS1, CS2 là 2 đường chọn chip • /OE cho phép xuất • /WE cho phép ghi • 16 đường địa chỉ A15 A0 • 8 đường dữ liệu I/O7 I/O0 và CPU có các đường điều khiển bộ nhớ là /MEMW và /MEMR. 1.11 Thiết kế mạch giải mã địa chỉ cho CPU có 20 bit địa chỉ, 8 bit dữ liệu với bảng bộ nhớ như sau: 00000 H – 3FFFFH : RAM 0 256 KB 40000 H – 7FFFFH : RAM 1 256 KB 80000 H – BFFFFH: RAM 2 256 KB E0000 H – EFFFFH: ROM 0 64 KB F0000 H – EFFFFH: ROM 1 64 KB 1.12 Với sơ đồ một kit VXL như ở hình 1.12, hãy tìm bảng bộ nhớ và I/O của kit đó; biết rằng 28C256 là EEPROM 32 KB, 62256 là SRAM 32 KB 1.13 Với sơ đồ một kit VXL (CPU có 16 bit địa chỉ và 8 bit dữ liệu) như ở hình 1.13, hãy tìm bảng bộ nhớ và I/O của kit đó (có 6 RAM 8 KB, 1 cổng nhập, 1 cổng xuất). Ta phải truy cập địa chỉ gì và nội dung D0 là bao nhiêu để: a) đọc được trạng thái của nút nhấn SW b) làm tắt/sáng đèn LED (Q=0 sẽ làm đèn LED sáng) 1.14 Tìm bảng bộ nhớ của 8 ROM trong mạch ở hình 1.13. 1.15 Vẽ lưu đồ minh họa tính giai thừa của n (n!). 1.16 Vẽ lưu đồ minh họa tính giá trị tuyệt đội của một số N 1.17 Vẽ lưu đồ minh họa nhân 2 số 8 bit bằng phép toán cộng và dịch bit. BT-VXL-Ch 1 – trang 3
3. Hình 1.13 Hình 1.14 BT-VXL-Ch 1 – trang 5