Báo cáo bài thực hành số 5 môn Hệ thống số

Nội dung text: Báo cáo bài thực hành số 5 môn Hệ thống số

1. ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC VÀ KĨ THUẬT MÁY TÍNH  BÁO CÁO BÀI THỰC HÀNH SỐ 5 MÔN: HỆ THỐNG SỐ LỚP: L04 GIÁO VIÊN: TRẦN THỊ THÙY CHÂU NHÓM 12: 1. Lương Thiện Chí - 1610304 2. Phan Thị Ngọc Ánh - 1610129
2. HỆ THỐNG SỐ NHÓM 12 Miêu tả chức năng: Đây là bộ giải mã 3 bit thành 8 đường loại vi mạch hay mạch có 3 ngõ vào và 8 ngõ ra, còn được gọi là mạch giải mã nhị phân sang octal (binary to octaldecoder) , với ngõ ra tích cực ở mức 1, 74LS138 có công duṇ g dic̣ h bit logic 0 từ trên xuống và từ dướ i lên theo ma ̃ BCD. Bộ giải mã chấp nhận ba đầu vào có trọng số nhị phân ( A0, A1, A2) Và khi cho phép Cung cấp tám đầu ra tích cực Thấp loại trừ lẫn nhau (O0_ O7). Những đặc tính 74138 cho phép nhập vào, hai đầu tích cực thấp ( E1, E2) và một đầu (E0) tích cực cao. Tất cả các đầu ra sẽ cao trừ phi E1 và E2 thấp và E0 cao. E0: là chân điều khiển đuợc dùng làm đường vào của dữ liệu (luôn ở mức 1).G2A, G2B: là hai tín hiệu điều khiển có chức năng cho phép dữ liệu thông haykhông thông ( cho phép thông khi E1, E2 đồng thời ở mức tích cực thấp tứclà mức 0)Các chỉ số từ 0, 1, 2, 3 , 7 của các kênh ra tương ứng với tổ hợp các bít nhị phân ở lối vào điều khiển chọn kênh A, B, C. Bảng sự thật: Mô phỏng trên SmartSim: 2
3. HỆ THỐNG SỐ NHÓM 12 Miêu tả chức năng: Multiplexers (mạch chọn) là một mạch logic chấp nhận một số đầu vào dữ liệu số và chọn một trong số chúng vào bất kỳ thời điểm nào để chuyển sang đầu ra. Việc xác định dữ liệu đầu vào nào được thông qua đến đầu ra được điều khiển bằng một hoặc một số tín hiệu S (Select) input. Đối với mạch Multiplexer 8 ngõ vào (IC 74151) được thiết kế có tín thêm tín hiệu cho phép ̅, ngoài đầu ra Z có thêm 푍̅ so với mạch Multiplexer 4 ngõ vào. Khi tính hiệu cho phép ̅=0, 3 tín hiệu điều khiển S2,S1,S0 sẽ xác định input nào trong 8 input từ I0 – I7 được thông qua đến Z, khi ̅=1, mạch chọn bị tắt do đó đầu ra Z =0 bất kể các tín hiệu S0,S1,S2 là gì. Bảng sự thật: Mô phỏng trên SmartSim: 4
4. HỆ THỐNG SỐ NHÓM 12 - Dễ thấy giá trị A thay đổi từ 0-1 trong khoảng tầm vực từ 0-7 và từ 8-15. Từ đó ta có thể tận dụng sử dụng Decoder 1-8 để thực hiện mạch logic. - Decoder 1-8 có 3 ngõ vào ứng với BCD, còn cổng Enable sẽ tương ứng với A. Như vậy ta buộc phải dùng 2 decoder. 1 decoder đại diện cho F ở các vị trí từ 0-7, decoder còn lại ứng với vị trí từ 8-15. - Khi A tích cực mức thấp, decoder 1 hoạt động, ngược lại decoder 2 hoạt động (quan sát từ bảng sự thật). Như vậy ứng với từng kết quả A, B, C, D, 1 ngõ ra output được kích hoạt tích cực mức thấp. - Tuy nhiên chỉ sử dụng decoder thì không đủ để biểu diễn cho mạch có chức năng F, vì vậy cần sử dụng them 1 cổng logic để kết hợp các trường hợp thỏa mãn chức năng F. - Ở đây, chúng ta dùng cổng NAND vì các output tích cực mức thấp, trước khi đưa qua cổng OR, chúng qua 1 cổng NOT, về tích cực mức cao. Biến đổi tương đương chúng ta dùng cổng NAND thay thế. a) F(A,B,C,D) =∑(1,5,9,13) Input ứng với cổng NAND chính là các giá trị ở vị trí mong muốn, với F (A; B; C; D) = ∑(1; 5; 9; 13) , thì đầu ra output ở 2 decoder ở vị trí 1, 5, 9, 13 sẽ được nối vào input NAND. 6
5. HỆ THỐNG SỐ NHÓM 12 Câu 4: Thiết kế mạch sử dụng Multiplexer 8 ngõ vào (4đ) Hiện thực mạch chức năng sau: F(A,B,C,D) =∑(1,5,9,13) (2đ) F(A,B,C,D) =∑(2,3,8,11) (2đ) Yêu cầu báo cáo: Trình bày từng bước thiết kế. Mô phỏng trên SmartSim và chụp hình mạch, mô phỏng. a) F(A,B,C,D) =∑(1,5,9,13) Chọn D là dữ liệu vào ,được sử dụng liên quan với tín hiệu từ I0 – I7; A,B,C là tín hiệu điều khiển xác định 1 trong 8 input từ I0 – I7 vào. (Thứ tự trái sang phải A-MSB) Bảng chân trị: 8
6. HỆ THỐNG SỐ NHÓM 12 I II III IV V VI VII VIII ̅ 0 2 4 6 8 10 12 14 D 1 3 5 7 9 11 13 15 Data in I0 = D I1 = 0 I2 = D I3 = 0 I4 = D I5 = 0 I6 = D I7 = 0 Mô phỏng trên Smartsim: b) F(A,B,C,D) =∑(2,3,8,11) Chọn D là Dữ liệu vào (Data in), được sử dụng liên quan với tín hiệu từ I0 – I7; A,B,C là tín hiệu điều khiển xác định 1 trong 8 input từ I0 – I7 vào. Bảng chân trị: 10
7. HỆ THỐNG SỐ NHÓM 12 Mô phỏng trên Smartsim: Câu 5: Thiết kế mạch sử dụng 1-8 Demultiplexer: a. F(A, B, C, D, E) = ∑(1, 9, 17, 21) (1đ) b. F(A, B, C, D, E) = ∑(1, 5, 17, 22) (1đ) Yêu cầu báo cáo: Trình bày từng bước thiết kế. Mô phỏng trên SmartSim và chụp hình mạch, mô phỏng 12
8. HỆ THỐNG SỐ NHÓM 12 14