Giáo trình Vi xử lý - Chương 2: Phần cứng chip vi điều khiển 8051 - Phạm Quang Trí
I. TỔNG QUÁT:
1. Giới thiệu chung:
MCS-51 là họ vi ñiều khiển của hãng Intel. Vi mạch tổng quát của họ MCS-51 là chip 8051.
Chip 8051 có một số ñặc trưng cơ bản sau:
- Bộ nhớ chương trình bên trong: 4 KB (ROM).
- Bộ nhớ dữ liệu bên trong: 128 byte (RAM).
- Bộ nhớ chương trình bên ngoài: 64 KB (ROM).
- Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM).
- 4 port xuất nhập (I/O port) 8 bit.
- 2 bộ ñịnh thời 16 bit.
- Mạch giao tiếp nối tiếp.
- Bộ xử lý bit (thao tác trên các bit riêng lẻ).
- 210 vị trí nhớ ñược ñịnh ñịa chỉ, mỗi vị trí 1 bit.
- Nhân / Chia trong 4 µs.
1. Giới thiệu chung:
MCS-51 là họ vi ñiều khiển của hãng Intel. Vi mạch tổng quát của họ MCS-51 là chip 8051.
Chip 8051 có một số ñặc trưng cơ bản sau:
- Bộ nhớ chương trình bên trong: 4 KB (ROM).
- Bộ nhớ dữ liệu bên trong: 128 byte (RAM).
- Bộ nhớ chương trình bên ngoài: 64 KB (ROM).
- Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM).
- 4 port xuất nhập (I/O port) 8 bit.
- 2 bộ ñịnh thời 16 bit.
- Mạch giao tiếp nối tiếp.
- Bộ xử lý bit (thao tác trên các bit riêng lẻ).
- 210 vị trí nhớ ñược ñịnh ñịa chỉ, mỗi vị trí 1 bit.
- Nhân / Chia trong 4 µs.
31 trang
28/12/2022
2460
Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình Vi xử lý - Chương 2: Phần cứng chip vi điều khiển 8051 - Phạm Quang Trí", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.
File đính kèm:
- giao_trinh_vi_xu_ly_chuong_2_phan_cung_chip_vi_dieu_khien_80.pdf
Nội dung text: Giáo trình Vi xử lý - Chương 2: Phần cứng chip vi điều khiển 8051 - Phạm Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. CHƯƠNG 2 PH N C NG CHIP VI ðI U KHI N 8051 I. T NG QUÁT: 1. Gi i thi u chung: MCS 51 là h vi ñi u khi n c a hãng Intel. Vi m ch t ng quát c a h MCS 51 là chip 8051. Chip 8051 có m t s ñ c trưng cơ b n sau: B nh chương trình bên trong: 4 KB ( ROM ). B nh d li u bên trong: 128 byte ( RAM ). B nh chương trình bên ngoài: 64 KB ( ROM ). B nh d li u bên ngoài: 64 KB ( RAM ). 4 port xu t nh p ( I/O port ) 8 bit. 2 b ñ nh th i 16 bit. M ch giao ti p n i ti p. B x lý bit ( thao tác trên các bit riêng l ). 210 v trí nh ñư c ñ nh ñ a ch , m i v trí 1 bit. Nhân / Chia trong 4 s. Ngoài ra, trong h MCS 51 còn có m t s chip vi ñi u khi n khác có c u trúc tương ñương như: Chip ROM trong RAM trong B ñ nh th i 8031 0 KB 128 byte 2 8032 0 KB 256 byte 3 8051 4 KB PROM 128 byte 2 8052 8 KB PROM 256 byte 3 8751 4 KB UV EPROM 128 byte 2 8752 8 KB UV EPROM 256 byte 3 8951 4 KB FLASH ROM 128 byte 2 8952 8 KB FLASH ROM 256 byte 3 2. Các phiên b n c a chip vi ñi u khi n 8051: 2.1 B vi ñi u khi n 8031: 8031 là m t phiên b n khác c a h 8051. Chip này thư ng ñư c coi là 8051 không có ROM trên chip. ð có th dùng ñư c chip này c n ph i b sung thêm ROM ngoài ch a chương trình c n thi t cho 8031. 8051 có chương trình ñư c ch a ROM trên chip b gi i h n ñ n 4KB, còn ROM ngoài c a 8031 thì có th lên ñ n 64KB. Tuy nhiên, ñ có th truy c p h t b nh ROM ngoài thì c n dùng thêm hai c ng ( Port 0 và Port 2 ) , do v y ch còn l i có hai c ng (Port 1 và Port 3 ) ñ s d ng. Nh m kh c ph c v n ñ này, chúng ta có th b sung thêm c ng vào/ra cho 8031. 2.2 B vi ñi u khi n 8052: 8052 là m t phiên b n c a h 8051. 8052 có t t c các thông s k thu t c a 8051, ngoài ra còn có thêm 128 byte RAM, 4KB ROM và m t b ñ nh th i n a. Như v y, 8052 có t ng c ng 256 byte RAM, 8KB ROM và ba b ñ nh th i. Giáo trình Vi x lý. 8 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. c a máy tính PC. ðây là m t ñi m m nh r t ñư c ưa chu ng. Ngoài ra, NV RAM còn có ưu vi t là cho phép thay ñ i n i dung RAM theo t ng byte mà không c n ph i xóa h t trư c khi l p trình như b nh EPROM. Ký hi u ROM RAM I/O Timer Ng t Vcc S chân IC DS5000 8 8KB 128 32 2 6 5V 40 DS5000 32 32KB 128 32 2 6 5V 40 DS5000T 8 8KB 128 32 2 6 5V 40 DS5000T 32 32KB 128 32 2 6 5V 40 ði m ñ c bi t là các chip có ch “T” theo sau ký hi u “5000” có nghĩa là chip ñó có thi t k thêm m t ñ ng h th i gian th c ( RTC: Real Time Clock ) bên trong. Lưu ý ñ ng h th i gian th c RTC hoàn toàn khác v i b ñ nh th i Timer. RTC t o và lưu gi th i gian c a ngày ( gi /phút/giây ) và ngày tháng ( ngày/tháng/năm ) trên th c t ngay c khi không có ngu n cung c p. 2.6 B vi ñi u khi n P89V51xx c a Philips Corporation: ðây là m t phiên b n c i ti n s d ng CPU là b vi ñi u khi n 80C51 v i nhi u tính năng vư t tr i: dung lư ng ROM/RAM trên chip r t l n, 3 Timer 16 bit + 1 Watch dog Timer, 2 thanh ghi DPTR, 8 ngu n ng t, PWM ( Pulse Width Modulator ), SPI ( Serial Peripheral Interface ) và ñ c bi t là b nh chương trình trên chip có tính năng ISP ( In System Programming ) và IAP ( In Application Programming ), II. CÁC CHÂN C A CHIP 8051: 1. Sơ ñ kh i và ch c năng các kh i c a chip 8051: Giáo trình Vi x lý. 10 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. 2.1. Port 0: Port 0 ( P0.0 – P0.7 ) có s chân t 32 – 39. Port 0 có hai ch c năng: • Port xu t nh p d li u ( P0.0 P0.7 ) → không s d ng b nh ngoài. • Bus ñ a ch byte th p và bus d li u ña h p ( AD0 – AD7) → có s d ng b nh ngoài. Lưu ý: Khi Port 0 ñóng vai trò là port xu t nh p d li u thì ph i s d ng các ñi n tr kéo lên bên ngoài . ch ñ m c ñ nh (khi reset ) thì các chân Port 0 ( P0.0 P0.7 ) ñư c c u hình là port xu t d li u. Mu n các chân Port 0 làm port nh p d li u thì c n ph i l p trình l i, b ng cách ghi m c logic cao ( m c 1 ) ñ n t t c các bit c a port trư c khi b t ñ u nh p d li u t port (v n ñ này ñư c trình bày ph n k ti p ). Khi l p trình cho ROM trong chip thì Port 0 ñóng vai trò là ngõ vào c a d li u ( D0 – D7) (xem sách “H vi ñi u khi n 8051” trang 333 352) . 2.2. Port 1: Port 1 ( P1.0 – P1.7 ) có s chân t 1 – 8. Port 1 có m t ch c năng: • Port xu t nh p d li u ( P1.0 – P1.7 ) → s d ng ho c không s d ng b nh ngoài. ch ñ m c ñ nh (khi reset ) thì các chân Port 1 ( P1.0 – P1.7 ) ñư c c u hình là port xu t d li u. Mu n các chân Port 1 làm port nh p d li u thì c n ph i l p trình l i, b ng cách ghi m c logic cao ( m c 1 ) ñ n t t c các bit c a port trư c khi b t ñ u nh p d li u t port (v n ñ này ñư c trình bày ph n k ti p ). Khi l p trình cho ROM trong chip thì Port 1 ñóng vai trò là ngõ vào c a ñ a ch byte th p (A0 – A7) (xem sách “H vi ñi u khi n 8051” trang 333 352) . 2.3. Port 2: Port 2 ( P2.0 – P2.7 ) có s chân t 21 – 28. Port 2 có hai ch c năng: • Port xu t nh p d li u ( P2.0 – P2.7 ) → không s d ng b nh ngoài. • Bus ñ a ch byte cao ( A8 – A15 ) → có s d ng b nh ngoài. ch ñ m c ñ nh (khi reset ) thì các chân Port 2 ( P2.0 – P2.7 ) ñư c c u hình là port xu t d li u. Mu n các chân Port 2 làm port nh p d li u thì c n ph i l p trình l i, b ng cách ghi m c logic cao (m c 1 ) ñ n t t c các bit c a port trư c khi b t ñ u nh p d li u t port (v n ñ này ñư c trình bày ph n k ti p ). Khi l p trình cho ROM trong chip thì Port 2 ñóng vai trò là ngõ vào c a ñ a ch byte cao ( A8 – A11 ) và các tín hi u ñi u khi n (xem sách “H vi ñi u khi n 8051” trang 333 352) . 2.4. Port 3: Port 3 ( P3.0 – P3.7 ) có s chân t 10 – 17. Port 3 có hai ch c năng: • Port xu t nh p d li u ( P3.0 – P3.7 ) → không s d ng b nh ngoài ho c các ch c năng ñ c bi t. • Các tín hi u ñi u khi n → có s d ng b nh ngoài ho c các ch c năng ñ c bi t. ch ñ m c ñ nh (khi reset ) thì các chân Port 3 ( P3.0 – P3.7 ) ñư c c u hình là port xu t d li u. Mu n các chân Port 3 làm port nh p d li u thì c n ph i l p trình l i, b ng cách ghi m c logic cao ( m c 1 ) ñ n t t c các bit c a port trư c khi b t ñ u nh p d li u t port (v n ñ này ñư c trình bày ph n k ti p ). Giáo trình Vi x lý. 12 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. • Là tín hi u nh p, tích c c m c th p. EA\ = 0 → Chip 8051 s d ng chương trình c a ROM ngoài. EA\ = 1 → Chip 8051 s d ng chương trình c a ROM trong. Khi l p trình cho ROM trong chip thì chân EA ñóng vai trò là ngõ vào c a ñi n áp l p trình (Vpp = 12V – 12,5V cho h 89xx; 21V cho h 80xx, 87xx ) (xem sách “H vi ñi u khi n 8051” trang 333 352) . Lưu ý: Chân EA\ ph i ñư c n i lên Vcc ( n u s d ng chương trình c a ROM trong ) ho c n i xu ng GND ( n u s d ng chương trình c a ROM ngoài ), không bao gi ñư c phép b tr ng chân này. 2.8. Chân XTAL1, XTAL2: XTAL ( Crystal ): tinh th th ch anh, chân s 18 19. Ch c năng: • Dùng ñ n i v i th ch anh ho c m ch dao ñ ng t o xung clock bên ngoài, cung c p tín hi u xung clock cho chip ho t ñ ng. • XTAL1 → ngõ vào m ch t o xung clock trong chip. • XTAL2 → ngõ ra m ch t o xung clock trong chip. === Lưu ý: fTYP 12MHz fTYP (MHz): t n s danh ñ nh. 2.9. Chân RST: RST ( Reset ): thi t l p l i, chân s 9. Ch c năng: • Là tín hi u cho phép thi t l p ( ñ t ) l i tr ng thái ban ñ u cho h th ng. • Là tín hi u nh p, tích c c m c cao. RST = 0 → Chip 8051 ho t ñ ng bình thư ng. RST = 1 → Chip 8051 ñư c thi t l p l i tr ng thái ban ñ u. Lưu ý: ≥ × 12 tRe set 2 TMachine = TMachine fOSC tRESET ( s): th i gian reset. fOSC (MHz): t n s th ch anh. TMACHINE ( s): chu kỳ máy. Giáo trình Vi x lý. 14 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. • Các chân trong cùng m t port không nh t thi t ph i có cùng ki u c u hình ( port xu t ho c port nh p ). Nghĩa là trong cùng m t port có th có chân dùng ñ nh p d li u, có th có chân dùng ñ xu t d li u. ði u này là tùy thu c vào nhu c u và m c ñích c a ngư i l p trình. Quá trình ghi chân port ( xu t d li u ra chân port ). Quá trình ñ c chân port ( nh p d li u t chân port ). Quá trình ñ c b ch t ( ki m tra d li u t i chân port ). Giáo trình Vi x lý. 16 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. 1. B nh trong: Giáo trình Vi x lý. 18 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. • Các dãy thanh ghi: → cho phép truy xu t d li u nhanh, l nh truy xu t ñơn gi n và ng n g n. B ng s li u dư i ñây minh h a ñ a ch c a các ô nh trong m t dãy và các ký hi u thanh ghi R0 – R7 ñư c gán cho t ng ô nh trong dãy tích c c. Lưu ý: o ch ñ m c ñ nh thì dãy thanh ghi tích c c (ñang ñư c s d ng) là dãy 0 và các thanh ghi trong dãy l n lư t có tên là R0 R7. Có th thay ñ i dãy tích c c b ng cách thay ñ i các bit ch n dãy thanh ghi RS1 và RS0 trong thanh ghi PSW (xem ph n thanh ghi PSW). o N u chương trình c a ta ch s d ng dãy thanh ghi ñ u tiên ( dãy 0 ) thì ta có th s d ng vùng nh 08H – 1FH cho các m c ñích khác c a ta. Nhưng n u trong chương trình có s d ng các dãy thanh ghi ( dãy 1, 2 ho c 3 ) thì ph i r t c n th n khi s d ng vùng nh t 1FH tr xu ng vì n u sơ su t ta có th ghi d li u ñè lên các thanh ghi R0 – R7 c a ta. Ví d 1: Quan h gi a ký hi u thanh ghi R4 v i các ô nh có ñ a ch tương ng trong dãy thanh ghi tích c c? o N u dãy 0 tích c c: Thanh ghi R4 Ô nh 04H RAM n i. o N u dãy 1 tích c c: Thanh ghi R4 Ô nh 0CH RAM n i. o N u dãy 2 tích c c: Thanh ghi R4 Ô nh 14H RAM n i. o N u dãy 3 tích c c: Thanh ghi R4 Ô nh 1CH RAM n i. Ví d 2: Khi chip 8051 th c hi n l nh MOV R4, #1AH thì giá tr “1AH” s ñư c n p vào trong ô nh có ñ a ch là bao nhiêu thu c RAM n i. Xét tương ng cho t ng trư ng h p dãy thanh ghi tích c c là Dãy 0 và Dãy 3 ? Giáo trình Vi x lý. 20 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. • Thương s → ch a vào thanh ghi A. • S dư → ch a vào thanh ghi B. Ví d : Th c hi n phép tính 12H x 2AH. H i (A)=?, (B)=? x 1 2 H 2 A H B 4 (A) = F4H 2 4 (B) = 02H 0 2F 4 H (B) (A) Ví d : Th c hi n phép tính A6H : 21H. H i (A)=?, (B)=? Ví d : Th c hi n phép tính FDH : 0CH. H i (A)=?, (B)=? 1.3.3. Thanh ghi t PSW: C CY ( Carry Flag ): c nh → báo có nh /mư n t i bit 7. • CY = 0: n u không có nh t bit 7 ho c không có mư n cho bit 7. • CY = 1: n u có nh t bit 7 ho c có mư n cho bit 7. C AC ( Auxiliary Carry ): c nh ph → báo có nh /mư n t i bit 3. • AC = 0: n u không có nh t bit 3 ho c không có mư n cho bit 3. • AC = 1: n u có nh t bit 3 ho c có mư n cho bit 3. C F0 ( Flag 0 ): c zero → có nhi u m c ñích dành cho các ng d ng khác nhau c a ngư i l p trình ( d tr cho các phiên b n chip trong tương lai ). Giáo trình Vi x lý. 22 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. Ví d : Minh h a cách 8051 bi u di n s 128. Các bư c th c hi n: B1: 1000 0000 Bi u di n s 128 d ng nh phân 8 bit. B2: 0111 1111 L y bù 1. B3: 1000 0000 L y bù 2. V y s 80H là bi u di n s có d u d ng bù 2 c a s 128. Ví d : Minh h a tr ng thái ho t ñ ng c a các c CY, AC, OV và P khi th c hi n phép c ng/tr s h c hai giá tr v i nhau. C nh (CY): Minh h a ho t ñ ng c a c CY trong trư ng h p CY = 1: Xét c CY trong hai trư ng h p “ 7AH+28H” và “ 9AH 5DH ”: Xét c CY trong hai trư ng h p “ 95H+86H” và “ 00H A6H”: C nh ph (AC): Minh h a ho t ñ ng c a c AC trong trư ng h p AC = 1 AC=1 AC=1 ? 7 6 5 4 3 2 1 0 B H L H 7 6 5 4 3 2 1 0 B H L H - - + + 7 6 5 4 3 2 1 0 B H L H 7 6 5 4 3 2 1 0 B H L H ? AC=1 AC=1 Kieåu BIN Kieåu HEX Kieåu BIN Kieåu HEX Giáo trình Vi x lý. 24 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. Ví d : Xác ñ nh n i dung các ô nh thu c RAM n i c a ño n chương trình sau: Ví d : Xác ñ nh n i dung các ô nh thu c RAM n i c a ño n chương trình sau: 1.3.4. Thanh ghi SP: Ngăn x p là vùng nh dùng ñ lưu tr t m th i các d li u. ð i v i chip 8051 thì vùng nh ñư c dùng ñ làm ngăn x p ñư c gi trong RAM n i. ð s d ng ngăn x p thì ta ph i kh i ñ ng thanh ghi SP ( nghĩa là n p giá tr cho thanh ghi SP ) → vùng nh c a ngăn x p có ñ a ch b t ñ u: (SP)+1 và ñ a ch k t thúc: 7FH . N u không kh i ñ ng SP → vùng nh c a ngăn x p có ñ a ch b t ñ u: 08H và ñ a ch k t thúc: 7FH (ch ñ m c ñ nh ). Lưu ý: Trong trư ng h p không kh i ñ ng SP ( ch ñ m c ñ nh ) thì dãy thanh ghi 1 ( và có th là dãy 2 và dãy 3 ) s không còn h p l vì khi ñó vùng nh này ñã ñư c s d ng ñ làm ngăn x p. ði u này có nghĩa là n u ta s d ng các dãy thanh ghi này và lưu tr d li u vào ñó thì có kh năng s b m t do tác ñ ng c t d li u vào ngăn x p c a các l nh ( PUSH, ACALL, LCALL, ). Giáo trình Vi x lý. 26 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. Ví d : Khi ta mu n truy xu t ( ghi/ñ c ) d li u t m t ô nh thu c RAM ngoài có ñ a ch là 0123H thì ta ph i làm sao n p ñư c giá tr 0123H vào thanh ghi DPTR và sau ñó th c hi n l nh truy xu t MOVX (xem gi i thích l nh trong “ Chương 3: T p l nh c a 8051.” ). (DPTR) = 0123H ⇔ (DPH) = 01H và (DPL) = 23H Ví d : Khi ta mu n truy xu t ( ñ c ) byte mã t m t ô nh thu c ROM trong có ñ a ch là 0ABCH thì ta ph i làm sao n p ñư c giá tr 0ABCH vào thanh ghi DPTR và sau ñó th c hi n l nh truy xu t MOVC ( xem gi i thích l nh trong “ Chương 3: T p l nh c a 8051.” ). (DPTR) = 0ABCH ⇔ (DPH) = 0AH và (DPL) = BCH 1.3.6. Thanh ghi port xu t nh p: Lưu ý: Trong trư ng h p ph n c ng có s d ng ROM ho c RAM bên ngoài thì ta không th s d ng Port 0 và Port 2 ñ xu t nh p d li u. Vì khi ñó chip 8051 s s d ng hai port này ñ xác ñ nh ñ a ch và d li u cho b nh ngoài. Khi ñó, ta ch có th s d ng Port 1 và Port 3 ñ xu t nh p d li u. ch ñ m c ñ nh ( khi reset ) thì t t c các chân c a các port ( P0 – P3) ñư c c u hình là port xu t d li u. Mu n các chân port c a chip 8015 làm port nh p d li u thì ta c n ph i ñư c l p trình l i, b ng cách ghi m c logic cao ( m c 1 ) ñ n t t c các bit ( các chân ) c a port trư c khi b t ñ u nh p d li u t port. Ví d 1: Ho t ñ ng xu t ( ghi ) và nh p ( ñ c ) d li u t i các chân port (Port 0) c a chip 8051 (xem hình minh h a bên dư i ). • Hình phía trái: Minh h a tr ng thái ho t ñ ng c a port khi th c hi n l nh xu t (ghi ) d li u ra Port 0 c a chip 8051. • Hình phía ph i: Minh h a tr ng thái ho t ñ ng c a port khi th c hi n l nh nh p (ñ c ) d li u t Port 0 c a chip 8051. +VCC +VCC LED saùng LED taét Nhaán SW Nhaû SW +VCC PORT 0 10K PORT 0 10K 0 P0.0 39 0 P0.0 39 CPU - 8051 1 P0.1 38 CPU - 8051 1 P0.1 38 0 P0.2 37 0 P0.2 37 1 P0.3 36 0 P0.3 36 CAH WRITE 92H READ 0 P0.4 35 1 P0.4 35 0 P0.5 34 0 P0.5 34 33 33 Xuaát giaù trò CAH 1 P0.6 Nhaäp giaù trò töø Port 0 0 P0.6 32 32 (11001010B) töø chip 1 P0.7 vaøo chip 8051 1 P0.7 330 8051 ra Port 0. (P0)=CAH (P0)=92H Giáo trình Vi x lý. 28 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. 1.3.8. Thanh ghi ñ nh th i: (xem thêm trong “Chương 4: Ho t ñ ng c a b ñ nh th i.” ) Giáo trình Vi x lý. 30 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. Lưu ý: H th ng ph i ph c h i Vcc = 5V trư c khi thoát kh i ch ñ ngu n giãm. 2. B nh ngoài: Chip 8051 cho ta kh năng m r ng: • Không gian b nh chương trình lên ñ n 64 KB. • Không gian b nh d li u lên ñ n 64 KB. Khi s d ng b nh ngoài: • Port 0 → bus ñ a ch byte th p và bus d li u ña h p ( AD0 AD7). • Port 2 → bus ñ a ch byte cao ( A8 A15 ). • Port 3 → các tín hi u ñi u khi n ( WR\, RD\). S khác nhau gi a ña h p và không ña h p bus ñ a ch và bus d li u: → nh m làm giãm s lư ng chân ñưa ra ngoài chip → giãm kích thư c c a chip. Giáo trình Vi x lý. 32 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. 2.2. K t n i và truy xu t b nh d li u ngoài: Moät chu kyø maùy Moät chu kyø maùy S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 ALE PSEN\ RD\ PORT 2 PCH DPH PORT 0 PCL Leänh DPL Data Giáo trình Vi x lý. 34 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. 2.4. Các không gian nh chương trình và d li u g i nhau: Giáo trình Vi x lý. 36 Biên so n: Ph m Quang Trí
- Chương 2: Ph n c ng chip vi ñi u khi n 8051. Trư ng ðH Công nghi p Tp.HCM. Bài 2: S d ng m t vi m ch 74138 và các c ng c n thi t ñ thi t k m ch gi i mã ñ a ch t o ra các tín hi u ch n chip tương ng các vùng ñ a ch sau: Tín hi u ch n Vùng ñ a ch ð c tính truy xu t chip CS0 9800H 9BFFH PSEN CS1 9800H 9BFFH RD, WR CS2 9C00H 9DFFH RD, WR CS3 9E00H 9EFFH RD, WR Bài 3: Ch dùng m t vi m ch 74138 ( không dùng thêm c ng ), thi t k m ch gi i mã ñ a ch t o ra m t tín hi u ch n chip /CS tương ng t m ñ a ch F000H F3FFH. Giáo trình Vi x lý. 38 Biên so n: Ph m Quang Trí
