Hướng dẫn ôn thi học kì 1 lý thuyết môn Dụng cụ bán dẫn - Năm học 2012-2013

Nội dung text: Hướng dẫn ôn thi học kì 1 lý thuyết môn Dụng cụ bán dẫn - Năm học 2012-2013

1. ĐHBK TP HCM–KHOA ĐIỆN-ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ GV: Hồ Trung Mỹ Hướng dẫn ôn thi LT môn Dụng cụ bán dẫn HK 1 – Năm học: 2012-2013 Chú ý: Đề thi trắc nghiệm khoảng 50 câu Số đề: 4 đến 8 Đề thi không cho sử dụng tài liệu Trọng tâm ôn thi của các chương như sau: (phần thyristor không thi) Chương 4. Chuyển tiếp PN (phần còn lại) Điện dung chuyển tiếp PN o với phân cực ngược: có điện dung chuyển tiếp CJ [F] (J=junction=chuyển tiếp) )  A CAC . S JdepW với A: diện tích mặt cắt ngang; S hằng số điện môi bán dẫn; W: bề rộng miền nghèo. IDT o với phân cực thuận: có điện dung khuếch tán CD [F]: CD  VT với T là thời gian đi qua diode (còn gọi là thời gian chuyển tiếp [T=transit]) Hình 4.6 Điện dung của diode chuyển tiếp PN với phân cực ngược VA = –VR ( chú ý : V0=Vbi) 3. Các loại diode khác o Diode chỉnh lưu: diode tiếp xúc PN thông thường - chỉnh lưu: cho dòng điện đi qua 1 chiều (từ anode sang cathode) - thường thì có điện áp đánh thủng lớn. o Diode ổn áp (còn gọi là diode Zener) - Sử dụng hiệu ứng đánh thủng Zener và/hoặc hiệu ứng đánh thủng thác lũ. - Xem lại ảnh hưởng của nhiệt độ? Với điện áp đánh thủng VBR= –VZ (với VZ>0) thì TCVZ 0 với đánh thủng thác lũ. o Diode biến dung (varicap hay varactor) - ứng dụng điện dung tiếp xúc CJ = f(VR), khi VR tăng thì CJ giảm (phân cực ngược VA = –VR VZ0 HD ôn thi-DCBD-AY1213-S1–Trang 1/16
2. Dòng điện rĩ (rò) ICBO (dòng từ C đến B với E hở mạch) và ICEO (dòng từ C đến E với B hở mạch) trong BJT (nhiệt độ tăng dẫn đến dòng rĩ tăng) o cấu hình CB: IC = IE + ICBO o cấu hình CE: IC = IB + ICEO với ICEO = ICBO/(1- ) Hệ số vận chuyển miền nền B, hiệu suất cực phát E? Chúng phụ thuộc như thế nào với các tham số của BJT (nồng độ tạp chất, bề rộng miền nền)? BJT tốt có B, E tiến gần tới 1. o Hiệu suất cực phát E IDWp  11EP e0 E B e InDL EN b0 B E 2 2 với pe0 = ni /NDE ; nb0 = ni /NAB ; WB = bề rộng miền nền DE = hệ số khuếch tán của hạt dẫn thiểu số tại E = Dp DB = hệ số khuếch tán của hạt dẫn thiểu số tại B = Dn LE = chiều dài khuếch tán của hạt dẫn thiểu số tại E= Lp Thay các biểu thức trên vào e , ta có dạng biểu diễn khác của e như sau: D NWABBp  e 1 NDLDEnp o Hệ số vận chuyển miền nền B 2 1 W B 1 Bn 2 LB với WBn= bề rộng miền nền phần trung hòa WB LB = chiều dài khuếch tán của hạt dẫn thiểu số tại B = Ln độ lợi dòng điện cực nền chung = B.E = IC/IE độ lợi dòng điện cực phát chung  = / (1– ) = IC/IB o  cao cần: tốc độ tái hợp thấp ở miền nền và thời gian chuyển tiếp (đi qua) ngắn ở miền nền o  phụ thuộc vào IC và nhiệt độ. o  DC : dc = IC/IB với IC, IB là dòng DC o  AC: ac = IC/ IB với IC, IB là sự thay đổi của IC, IB do dòng tín hiệu AC Các chế độ làm việc (chế độ hoạt động) của BJT và đặc điểm của chúng: Chú ý: o Với BJT NPN Si thì VON = 0.7V, VBEsat = 0.7–0.8V, và VCEsat 0.2V. o R là  ở chế độ tích cực ngược. o SV tự suy ra cách nhận biết với BJT PNP. HD ôn thi-DCBD-AY1213-S1–Trang 3/16
3. Ảnh hưởng của nhiệt độ đến các đặc tuyến của BJT (TD với BJT NPN) Điều chế miền nền: Xét BJT NPN phân cực ở chế độ tích cực [thuận] (khuếch đại), nếu VCE tăng bề rộng hiệu dụng của miền nền giảm dòng IC tăng. Nghĩa là bề rộng miền nền bị thay đổi (điều chế) khi điện áp VCE thay đổi. Điện áp Early VA: giá trị điện áp tại điểm nằm trên trục hoành mà mọi đường cong IC theo VCE (ở phần khuếch đại) đều đi qua điểm này. Độ dốc tại điểm làm việc Q: dICCQCQ I I (nếu VA >> VCEQ) dVCE V CEQ V A V A Khi đó dòng IC: V BE V VT CE IIeCS 1 VA Điện áp đánh thủng BVCBO , BVCEO o CB: BVCBO không bị ảnh hưởng bởi IE. o CE: BVCEO bị ảnh hưởng bởi IB (IB tăng thì BVCEO giảm) Hình 5.5 Một thí dụ về đánh thủng ở BJT Khóa điện tử dùng BJT : Khóa mở với BJT tắt (OFF) – Khóa đóng với BJT bão hòa (ON) a) Khóa điện tử dùng BJT NPN b) Khóa điện tử dùng BJT PNP HD ôn thi-DCBD-AY1213-S1–Trang 5/16
4. iC ic hghfe ac m ie iiB VCE b vCE 0 ICQ 1 gm ' VrTe VV 1 vCE vce ACEQ VA rrcO  (nếu VA >> VCEQ) hi C i I I oeIB ciB 0 CQ CQ Chú ý: dc = hFE = IC/IB ; ac = hfe = ic/ib (ở tần số thấp và trung bình: ac dc=) Gương dòng điện (Current mirror) Mạch Điều kiện để là nguồn dòng Phương trình Dòng hằng qua tải: 1. Q1 và Q2 có đặc tính giống nhau I I R 2. Q1 (được mắc như diode) và Q2 OUT 2 luôn ở chế độ tích cực thuận (dẫn 1 đến có giới hạn với điện trở tải RL)  với dòng chuẩn IR: Chú ý: VCC và VEE > 0 VVVCC EE BE I R R Giới hạn của tải RL là VVV 0 R CC EE CE, sat L I OUT Thyristor: là dụng cụ công suất quan trọng, được thiết kế để xử lý điện áp cao và dòng điện lớn. o Diode 4 lớp p-n-p-n Cấu tạo Đặc tuyến dòng-áp của diode p-n-p-n o SCR (Silicon Controlled Rectifier) Cấu tạo của SCR Ký hiệu Đặc tuyến dòng-áp của SCR HD ôn thi-DCBD-AY1213-S1–Trang 7/16
5. Đặc tuyến I-V của MESFET kênh N Đặc tuyến I-V của JFET kênh N (TD: VTH = –3V) Đặc tuyến truyền đạt và đặc tuyến ra của JFET: Đặc tuyến truyền đạt và đặc tuyến ra của N-JFET Vùng điện trở được điều khiển bằng (TD: IDSS = 8mA và VTH = –4V) điện áp của JFET (TD: N-JFET J308) Qui ước các ký hiệu dòng và áp trong đặc tuyến JFET: o IDSS = dòng điện từ nguồn sang máng khi ngắn mạch ở cổng (VGS=0). o Vp = điện áp nghẹt (hay nghẽn) (pinch-off voltage), có giá trị > 0 với N-JFET và VTH : . 0 < VDS < VDS,sat : miền tuyến tính (còn gọi là miền Ohm, miền điện trở hay miền triode) 2 VVGS DS V DS IIDDSS 21 VV V TH TH TH 2 2IDSS VTH IVVVDGSTHDS 2 VTH 2 Nếu VVVDS 2 GS TH (thực tế VVDS 0.1 ) thì ID là hàm tuyến tính theo VDS: (có thể hoán đổi D và S) 2IDSS IVVVDGSTHDS 2 VTH HD ôn thi-DCBD-AY1213-S1–Trang 9/16
6. o Đánh thủng: Đánh thủng thác lũ xảy ra trong JFET khi phân cực ngược tại chuyển tiếp cổng-kênh dẫn (chỗ đầu cực máng của kênh) bằng điện áp đánh thủng của chuyển tiếp, để VBR = VD - VG - Vbi với Vbi là độ lớn của điện áp đánh thủng được xác định bởi các tính chất vật lý của chuyển tiếp. o Sự thay đổi trong độ linh động: Khi điện trường có giá trị lớn thì vận trôi không tăng nữa, dẫn đến độ linh động giảm. Trong JFET kênh dẫn ngắn với điện áp ở máng cố định, khi tăng điện trường tại cổng thì làm giảm độ linh động hay làm giảm dòng ID so với giả thiết ban đầu độ linh động là hằng số. o Ảnh hưởng của nhiệt độ: Nhiệt độ tăng làm độ linh động giảm dòng ID giảm khi nhiệt độ tăng. Mô hình tín hiệu nhỏ của N-JFET (khi N-JFET làm việc ở miền bão hòa và vVVgs 0.2 GS TH ) Tần số thấp và trung bình Tần số cao r V /I o A DQ 2IV DSS GS gm gm 1 Tần số cắt f VV T TH TH 2 CCgs gd Với điện trở ra ro: VV VvDS ds ADSQ VA ro IiIDQ d DQ I DQ Hỗ dẫn gm: dI i 2IVV g D d DSS GS TH m dV v V 2 GSQ gs TH 2IVDSS GS V GS I D gggmmm 1100 VVTH TH V TH I DSS 2IDSS với gm0 (hỗ dẫn khi VGS=0) VTH Các cách mắc JFET: CS (nguồn chung), CD (máng chung) và CG (cổng chung). CS (Common Source) CD (Common Drain) CG (Common Gate) HD ôn thi-DCBD-AY1213-S1–Trang 11/16
7. Chương 7. MOSFET MOSFET có cách lý giữa cổng và kênh dẫn bằng lớp cách điện, thành phần cơ bản là kim loại (M=Metal), lớp cách điện SiO2 (O=Oxide), và bán dẫn (S=semiconductor). Các tên gọi khác của MOSFET là MISFET (Metal-Insulator-Semiconductor), IGFET (Insulated Gate FET). Nguyên tắc hoạt động của FET là dòng hạt dẫn từ nguồn điện máng được điều khiển bằng điện áp cổng hay điện trường cổng. Điện trường này làm cảm ứng điện tích trong bán dẫn ở giao tiếp bán dẫn-oxide. Cấu trúc của MOSFET MOSFET loại giàu MOSFET loại nghèo (còn gọi là MOSFET kênh dẫn chưa lắp sẵn) (còn gọi là MOSFET kênh dẫn lắp sẵn) Ký hiệu của EMOS N-EMOS P-EMOS Mô tả định tính hoạt động của N-EMOS HD ôn thi-DCBD-AY1213-S1–Trang 13/16
8. Khi VDS nhỏ (có thể hoán đổi D và S) thì có thể Ở miền bão hòa VDS VDS,sat xem như điện trở được điều khiển bằng áp (VGS3> VGS2> VGS1>VTN) Khi VDS tăng, điểm nghẹt di chuyển về phía cực nguồn Đặc tuyến truyền đạt và đặc tuyến ra của N-EMOS Đặc tuyến truyền đạt Đặc tuyến ra BVDSS= điện áp đánh thủng giữa DS khi ngắn mạch ở cổng Các phương trình dòng điện máng ID trong N-EMOS VGS VTN : miền tắt ID=0 VGS > VTN : (VDS,sat = VGS – VTN ) o 0 < VDS < VDS,sat : miền tuyến tính (còn gọi là miền Ohm, miền điện trở hay miền triode) 2 W VDS ICDnoxGSTNDS  VVV L 2 với n là độ linh động điện tử và Cox là điện dung lớp cách điện trên 1 đơn vị diện tích. Nếu VVVDS 2 GS TN thì ID là hàm tuyến tính theo VDS: (có thể hoán đổi D và S) W ICVVV  D n oxL GS TN DS Khi đó MOSFET tương đương với điện trở RDS (còn gọi là điện trở ON hay RDS,ON): 1 R DS W  CVV noxL GS TN o VDS VDS,sat = VGS –VTN : miền bão hòa (còn gọi là miền tích cực) với 1 W 2 ICVV  DnoxGSTN2 L Người ta thường ứng dụng miền tắt và tuyến tính cho MOSFET làm khóa điện tử, và miền bão hòa cho MOSFET làm phần tử khuếch đại tín hiệu hoặc làm nguồn dòng. Một số đặc tính không lý tưởng của MOSFET (Xét N-EMOS ở miền bão hòa) o Điều chế chiều dài kênh dẫn: tương tự hiệu ứng Early trong BJT, khi tăng VDS thì điểm nghẹt dịch chuyển về miền nguồn, dẫn đến chiều dài kênh dẫn hiệu dụng nhỏ hơn hay dòng ID tăng lên. Khi đó phương trình dòng điện máng có dạng 1 W 2 1 ICVVVD  n ox GS TN1 DS với  và VA là điện áp Early 2 L VA o Hiệu ứng thân: khi tăng VSB làm điện áp ngưỡng VTN tăng ảnh hưởng đặc tuyến I-V. o Ảnh hưởng của nhiệt độ: khi T tăng VTN và độ linh động giảm dòng ID giảm HD ôn thi-DCBD-AY1213-S1–Trang 15/16