Ôn tập thi cuối kỳ môn Thiết kế luận lý 1

Nội dung text: Ôn tập thi cuối kỳ môn Thiết kế luận lý 1

1. Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 1 THIẾT KẾ LUẬN LÝ 1 Câu 1. Chứng minh: a. X’Y’ + X’Y + X Y = X’ + Y b. A’B + B’C’ + AB + B’C = 1 c. Y + X’Z + XY’ = X + Y + Z d. X’Y’ + Y’Z + XZ + XY + YZ’ = X’Y’ + XZ + YZ’ e. X’Y + Y’Z + XZ’ = XY’ + YZ’ + X’Z f. AB’ + A’C’D’ + A’B’D + A’B’CD’ = B’ + A’C’D’ g. XZ + WY’Z’ + W’YZ’ + WX’Z’ = XZ + WY’Z’ + WXY’ + W’XY + X’YZ’ e. CD + AB’ + AC + A’C’ + A’B + C’D’ = (A’ + B’ + C + D’)(A + B + C’ + D) Câu 2. Rút gọn các biểu thức sau: a. ABC + ABC’ + A’B b. (A + B)’ (A’ + B’) c. A’BC + AC d. BC + B(AD + AD’) e. (A + B’ + AB’)(AB + A’C + BC) f. X’Y’ + XYZ + X’Y g. X + Y(Z + (Y + Z)’) h. W’X(Z’ +Y’Z) + X(W + W’YZ) i. (AB + A’B’)(C’D’ + CD) + (AC)’
2. Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 3 Set Clear CLK Q 0 0 0 1 1 0 1 1 Câu 6. Dùng JKFF thiết kế bộ đếm đồng bộ sau: 0000 -> 0010 -> 0101->0110->1000 - >1010 ->1111 ->0000 Các trạng thái còn lại sẽ quay về trạng thái 000 khi có xung clock kế tiếp. Câu 7. Ban đầu cho DCBA = 0000. a. Xác định giá trị của DCBA khi có 15 xung clock: DCBA = 1111 b. Xác định giá trị của DCBA khi có 100 xung clock: DCBA = 0100 c. Xác định giá trị của DCBA khi có 256 xung clock: DCBA = 0000 d. Xác định giá trị của DCBA khi có 1000 xung clock: DCBA = 1000 Câu 8. Tín hiệu clock là xung vuông 8Mhz a. Tần số của tín hiệu D = 0.5 b. Duty cycle của tín hiệu D = 50% c. Tần số của tín hiệu C = 1 d. Bộ đếm này MOD bao nhiêu? 16 Nếu tín hiệu clock có tần số vẫn là 8Mhz, nhưng Duty cycle là 20% e. Tần số của tín hiệu D = 8/(5^4) f. Duty cycle của tín hiệu D = 60%
3. Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 5 Câu 12. thiết kế 1 mạch tổ hợp tổ hợp như hình trên (chỉ vẽ mạch). Ngõ nhập X1, X0, Y1, Y0 và C. Ngõ xuất.: M, N Yêu cầu: LED N sáng khi C=0 và ( X1X0 = Y1Y0 hay X1X0 = Y0Y1) LED M sáng khi C=1 và ( X1 khác Y1 và X0 khác Y0 hay X1#Y0 và X0#Y1) Câu 13. Dùng JK-FF thiết kế bộ đếm đồng bộ sau: 00 -> 10 -> 11->01->00 74LS73 74LS73 J Q J Q CP _ CP _ K Q K Q R R Câu 14. Dùng D-FF thiết kế bộ đếm đồng bộ sau: 00 -> 10 -> 11->01->00 S S D Q D Q _ _ CP Q CP Q R R Câu 15. Sử dụng 3 JK-FF để thiết kế bộ đếm lên bất đồng bộ MOD 7
4. Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 7 U14B S A S B S C S D D Q D Q D Q D Q CLK _ _ _ _ CP Q CP Q CP Q CP Q V4 R R R R 5V +V Đây là bộ đếm Mod bao nhiêu? Trong các tín hiệu ngõ ra của A, B, C, D, tín hiệu nào bị xung gai? Cho biết tần số của tín hiệu xung B bằng bao nhiêu lần xung CLK? Cho biết tần số của tín hiệu xung D bằng bao nhiêu lần xung CLK? Câu 19. Sử dụng 2 IC 74LS293 thiết kế mạch chia tần số 30. Câu 20. Tối giản các hàm sau: (4 đ). Cho biết thứ tự trọng số cao – thấp: D, C, B, A • F1 = ∑ (0, 1, 3, 7, 9, 10, 11, 13) • F2 = ∑ (0, 1, 3, 4, 8, 9, 10, 13, 14) • F3 = ∑ (0, 1, 3, 4, 5, 6, 7, 8, 9, 11,12) • F4 = ∑ (0, 1, 2, 3, 4, 5, 6, 8) + ∑d (7, 12, 13)
5. Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1 Trang 9 Câu 23. Sử dụng 2 IC 74293 thiết kế bộ đếm bất đồng bộ MOD 30