Bài giảng môn Thiết kế luận lí 1 - Chương 6: Bộ đếm và thanh ghi - Nguyễn Quang Huy

Nội dung text: Bài giảng môn Thiết kế luận lí 1 - Chương 6: Bộ đếm và thanh ghi - Nguyễn Quang Huy

1. dce 2014 Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính
2. dce 2014 Bộ đếm và thanh ghi
3. dce 2014 Giới thiệu (2) •Bộ đếm sử dụng Flip- Flop (FF) –Bộ đếm N bit
   sử dụng N – FF –Mạch đếm cơ bản 6/4/2014 Logic Design 1 ©2014, CE Department5
4. dce 2014 Bộ đếm bất đồng bộ •Bộ đếm bất đồng bộ 4-bit 6/4/2014 Logic Design 1 ©2014, CE Department7
5. dce 2014 Chia tần số (Frequency Division) • Ngõ xuất của mỗi FF có tần số bằng ½ tần số của tín hiệu tại chân CLK của FF • Ngõ xuất của FF thứ 2 có tần số bằng ¼ tần số của tín hiệu xung CLK •Sử dụng N-FF có thể tạo ngõ xuất với tần số bằng 1/2N tần số CLK ngõ nhập 6/4/2014 Logic Design 1 ©2014, CE Department9
6. dce 2014 Bộ đếm với MOD number < 2N •Bộ đếm bất đồng bộ cơ bản N-FF được giới hạn đến MOD number = 2N (MOD number lớn nhất có thể đạt được với N-FF) •Bộ đếm cơ bản với MOD number < 2N: bộ đếm bỏ qua một số trạng thái trong chuỗi đếm thông thường • Ví dụ Cổng NAND làm thay đổi trình tự chuỗi đếm 6/4/2014 Logic Design 1 ©2014, CE Department11
7. dce 2014 Bộ đếm với MOD number < 2N Spike (glitch) Ngõ xuất cổng NAND xuống 0
   Xoá bộ đếm về trạng thái 000 000 001 010 011 100 101 000
   MOD-6 6/4/2014 Logic Design 1 ©2014, CE Department13
8. dce 2014 Bộ đếm với MOD number < 2N • MOD number = ? •Tần số tại ngõ xuất D = ? 6/4/2014 Logic Design 1 ©2014, CE Department15
9. dce 2014 Bộ đếm Mười – bộ đếm BCD •Bộ đếm Mười (Decade): gồm 10 trạng thái phân biệt hay bộ đếm MOD-10 (không quan tâm đến thứ tự) •Bộ đếm BCD: bộ đếm đếm từ 0000
   1001 • Ứng dụng bộ đếm MOD-10: chia tần số cho 10 6/4/2014 Logic Design 1 ©2014, CE Department17
10. dce 2014 IC đếm bất đồng bộ 6/4/2014 Logic Design 1 ©2014, CE Department19
11. dce 2014 IC đếm bất đồng bộ •Bộ đếm MOD-10 6/4/2014 Logic Design 1 ©2014, CE Department21
12. dce 2014 IC đếm bất đồng bộ •Bộ đếm MOD-60 6/4/2014 Logic Design 1 ©2014, CE Department23
13. dce 2014 Bộ đếm xuống bất đồng bộ 6/4/2014 Logic Design 1 ©2014, CE Department25
14. dce 2014 Hạn chế của bộ đếm Ripple 6/4/2014 Logic Design 1 ©2014, CE Department27
15. dce 2014 Hạn chế của bộ đếm Ripple 000
    100
    100
    CLK A B C NAND 6/4/2014 Logic Design 1 ©2014, CE Department29
16. dce 2014 Bộ đếm đồng bộ (song song) 6/4/2014 Logic Design 1 ©2014, CE Department31
17. dce 2014 Bộ đếm đồng bộ (song song) • Ưu điểm của bộ đếm đồng bộ – Ngõ xuất của các FF thay đổi trạng thái cùng lúc, đồng bộ với các cạnh xuống (NGT) của xung clock ngõ nhập – Trễ lan truyền không bị tích luỹ qua các FF –Tổng thời gian đáp ứng bằng thời gian để 1 FF chuyển trạng thái cộng với thời gian để các mức luận lý mới lan truyền qua 1 cổng AND để đến ngõ nhập J, K Tổng thời gian trễ = tpd (FF) + tpd (AND) • IC đếm đồng bộ – 74LS160/162: bộ đếm đồng bộ MOD-10 – 74LS161/163: bộ đếm đồng bộ MOD-16 6/4/2014 Logic Design 1 ©2014, CE Department33
18. dce 2014 Thiết kế bộ đếm đồng bộ 1. Xác định số FF cần thiết(số bit của bộ đếm) và trình tự đếm theo yêu cầu 6/4/2014 Logic Design 1 ©2014, CE Department35
19. dce 2014 Thiết kế bộ đếm đồng bộ 3. Sử dụng bảng trạng thái để lập bảng liệt kê các trạng thái hiện tại (PRESENT) và các trạng thái kế tiếp (NEXT) tương ứng 6/4/2014 Logic Design 1 ©2014, CE Department37
20. dce 2014 Thiết kế bộ đếm đồng bộ 5. Thiết kế các mạch luận lý với ngõ xuất thoả mãn các mức luận lý cần thiết của các ngõ nhập J & K Sử dụng bìa Karnaugh 6/4/2014 Logic Design 1 ©2014, CE Department39
21. dce 2014 Thiết kế bộ đếm đồng bộ • Tính JB, tính KB 6/4/2014 Logic Design 1 ©2014, CE Department41
22. dce 2014 Thiết kế bộ đếm đồng bộ 6. Hiện thực mạch 6/4/2014 Logic Design 1 ©2014, CE Department43
23. dce 2014 Bộ đếm lên/xuống đồng bộ 6/4/2014 Logic Design 1 ©2014, CE Department45
24. dce 2014 Bộ đếm với khả năng Preset • Hoạt động Preset –Bộ đếm có thể được thiết lập về bất kỳ trạng thái ban đầu nào theo mong muốn – Có thể là đồng bộ hoặc bất đồng bộ với xung clock, hoạt động này còn gọi là nạp song song (parallel loading) cho bộ đếm – Các chân ngõ nhập bất đồng bộ PRESET & CLEAR của FF được dùng cho hoạt động Preset bất đồng bộ •Nạp trạng thái mong muốn cho bộ đếm 1. Thiết lập trạng thái đếm mong muốn tại các chân ngõ nhập song song P2, P1 và P0 2. Tạo một xung mức 0 (LOW) tại chân ngõ nhập PARALLEL LOAD (PL) 6/4/2014 Logic Design 1 ©2014, CE Department47
25. dce 2014 IC 74LS193/HC193 • Chức năng –Bộ đếm lên/xuống đồng bộ MOD-16 –Hỗ trợ chức năng Preset bất đồng bộ và Master reset bất đồng bộ • Mô tả chức năng các chân – Xung clock ngõ nhập CPU and CPD – tích cực cạnh lên • Đếm lên: CPD ở mức 1 (HIGH) • Đếm xuống: CPU ở mức 1 (HIGH) – Master Reset (MR): tích cực mức 1 (HIGH) và reset trạng thái bộ đếm về 0000 (ưu tiên cao nhất) – Các ngõ nhập Preset: P3
    P0, các ngõ xuất: Q3
    Q0 – Các ngõ xuất Terminal Count (TC): sử dụng khi kết nối 2 hoặc nhiều hơn các IC để thành bộ đếm với MOD lớn hơn 6/4/2014 Logic Design 1 ©2014, CE Department49
26. dce 2014 IC 74LS193/HC193 Cấu tạo ngõ xuất TCU và TCD của 74ALS193 6/4/2014 Logic Design 1 ©2014, CE Department51
27. dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 Logic Design 1 ©2014, CE Department53
28. dce 2014 IC 74LS193/HC193 – Ví dụ 6/4/2014 Logic Design 1 ©2014, CE Department55
29. dce 2014 Bộ đếm đa trạng thái với 74193 6/4/2014 Logic Design 1 ©2014, CE Department57
30. dce 2014 Đọc thêm • Chương 7: Counters and Registers trong sách Digital System của Ronal Tocci 6/4/2014 Logic Design 1 ©2014, CE Department59